前回のIII-V族や量子井戸といったものは、ここ20~30年の間に研究されている。それにも関わらずまだ未来の技術扱いされるほどに展望が見えていないと言えるものであるが、今回紹介するものはさらに先の話である。
特性の変動がシリコンの1000分の1
夢の新素材カーボンナノチューブ
CNT(Carbon Nano Tube:カーボンナノチューブ)はNECの飯島澄男博士が1991年に発見したものである。簡潔に述べると、炭素原子の膜を筒状に整形したものである。
詳細はNECの研究開発サイトの中にCNTのページがあるので、物理的な特性に興味のある読者はこちらをご覧いただくのが早い。プロセスに関係する部分では基本的に以下の特徴を持つことが研究によって知られている。
- 銅の一千倍以上の電流密度耐性
- 銅の十倍以上の熱伝導性
- 構造によって、良導体にも半導体にもなる
ほかにも機械的な特徴として、非常に強度が高く、内部に別の分子あるいはフラーレン(炭素原子のみから構成され中空の球)を取り込めるなどの特徴もあり、これはこれで様々な分野に向けた応用が研究されているが、ここでは割愛したい。
このCNTを使ってトランジスタを作る試みも早い時期から始まっている。例えばAIST(産業技術総合研究)は2006年にCNTを利用して、従来比1000倍で安定して動作する高速なFETの動作に成功している(関連リンク)。
この分野ではIBMもずいぶん研究を行なっており、例えば2007年のISSCCではCNT FETを使った5ステージのリング・オシレーター(発振器の一種)を構成する論文を出している。
最近だと、(トランジスタではないが)先週ホノルルで開催されていた2014 Symposia on VLSI Technology and Circuitsにおいて、米Nantero Inc.と中央大学が共同で、同社のNRAMに関する発表(関連リンク)を行なっている。
ITRSの今年のロードマップにも、EMR(Emerging Research Materials)という項目(PDF)の中でCNTを取り上げている。
そんなわけで業界の「将来の技術の1つ」として、CNT FETは非常に有望視されており、また配線層にCNTを使うことも色々研究されているのだが、ただしこれが10年以内に来る、と考えている研究機関は今のところ存在しない。
理由はたくさんあるのだが、まず既存のSiベースのCMOS回路との互換性のなさである。互換性、というのは要するに製造の方法である。そもそもCNTの寸法と既存の金属配線やトランジスタ構造の寸法がかなり違っており、これを組み合わせるのが非常に難しい。
またCNTは金属型の構造のものと半導体の構造のものが混在するため、ここから半導体のみ(あるいは金属型のみ)をどうやって選り分けるか、という問題もある。
実験室レベルでは例えばConstructive Destruction(選択的破壊)と呼ばれる方法がすでに存在するが、量産工程でこれを利用するのは難しい。一般に、CNTでは自己組織化などのボトムアップ的な方法で製造することが有望とされているが、既存のSiベースCMOSは言って見ればトップダウン的な製造方法であり、これを組み合わせるのは容易なことではない。
またCNT FETの場合、現実問題としてはBody Bias(関連記事)が必須となる。これがSi CMOSのレベルの寸法のトランジスタであれば、Body Biasの回路を仕込むことそのものはそう難しくないが、CNT FETの場合はもっと小さくなる。というより、小さくしないとCNT FETを使う意味がない。
この際に、Body Biasの回路をどうやってその小さなCNT FETに仕込むのかという問題もある。下手をすると回路が大きくなりすぎて、結局CNT FETの密度が上げられなくなるからだ。
今のところ、CNTに関してはまだ量産技術云々のずっと手前の、非常に基礎的な研究を積み重ねているレベルにあり、今のところ量産時期が明言できるような状況ではない。

この連載の記事
-
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート - この連載の一覧へ