ロードマップでわかる！当世プロセッサー事情 第815回

3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報　AMD CPUロードマップ

　久しぶりにAMD製CPUの話ということで、今回はISSCC 2025で説明されたZen 5コアの詳細を紹介していこう。Zen 5コアは、概略がCOMPUTEX TAIPEI 2024のレポート記事で触れられており、EPYCの周りの話は連載794回で説明している。ISSCCということもあり、物理実装や回路構成に関する、これまで説明がなかった内容も含まれていたので、それを説明する。

3種類の派生型があるZen 5

　Zen 5世代は現時点で3種類の派生型がある。製品という意味ではデスクトップ向けのGranite Ridgeとモバイル向けのStrix Point、それとサーバー向けのEPYCの3種類ではあるのだが、まず物理実装でZen 5とZen 5cの差がある。

アーキテクチャーはZen 5と同じだが物理実装がZen 5とZen 5c、それとZen 5+Zen 5cのHybridの3種類ということになる。Granite RidgeがZen 5、TurinはZen 5ないしZen 5c、そしてStrix PointがHybridである

　これはZen 4とZen 4cと同じで、論理的な構造は(L3のサイズを除くと)まったく同一である。異なるのは物理実装で、Zen 5が高速向けのCellライブラリーを利用しており、Zen 5cが省電力/高密度向けのCellライブラリーを利用しているという違いだ。

このグラフはあくまでも模式図で、Zen 5とZen 5cの差を正確に示しているわけではなさそうだ

　製品としてはGranite Ridgeが1ないし2つのZen 5 CCDと6nmのIODの組み合わせ、Strix Pointは4×Zen 5+8×Zen 5cをモノリシックとしたもの、TurinではGanite Ridgeと同じZen 5 CCDないし、(今のところは)Turin専用のZen 5c CCDを、新しく用意された6nm IoDと組み合わせる構成となっている。

Granite Ridgeの構成。IoDの方はZen 4世代のRaphaelと共通になっている

Strix Pointの構成。本来のZen 5世代は8コア/CCXになっており、Strix PointはZen 5cの方は正規のCCXなのに対しZen 5の方は1/2 CCX構成である

Turinの構成。左がZen 5で、CCDを最大16個接続可能。右のZen 5cダイ写真は今回初公開だが、本当のものかどうかは怪しい

　そのZen 5とZen 5cのCPUコアのブロック図が下の画像だ。このあたりまでの情報はすでに公開されている話である。

CPUコアのブロック図が。以前公開されたブロック図と比較すると、ALUとFPUが逆になっている気はするが、大した問題ではない

※お詫びと訂正：Strix Pointの説明に一部誤りがございました。記事を訂正してお詫びします。（2025年3月17日）