このページの本文へ

前へ 1 2 次へ

ロードマップでわかる!当世プロセッサー事情第256回

半導体プロセスまるわかり 新素材で実現するIII-V族トランジスタ

2014年06月10日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

 前回までは、ある程度量産実装に近いところまで来ている近未来の技術を中心に解説したが、今週来週はもう少し遠い未来の、「可能性はある」レベルのものをいくつか取り上げたい。

III-V族トランジスタ

トランジスタの構造そのものに新素材を使用する
III-V族トランジスタ

 III-V族トランジスタというのは、周期表で言うところのIII族(13族)とV族(15族)を組み合わせてトランジスタを作る方法である。

 「なんじゃそれは」という方のために、Wikipediaを引用させていただくと、これが周期表である。列方向に1~18までの番号がついているのがわかるかと思うが、ここで13の番号がついたB/Al/Ga/In/Ti/...といった元素がIII族、15の番号がついたN/P/As/Sb/Bi/...といった元素がV族と示される。

 ちなみにIII族のUnr(ウヌントリウム:原子番号113)とかV族のUnp(ウンウンペンチウム:原子番号115)は、理論的にはあるとされつつまだ未発見である。またIII族のEs(アインスタニウム)やV族のNd(メンデレビウム)はアクチノイド(放射線元素)なので、半導体に使うのはあまりに不向きということで、これは普通入らない。

 このIII-V族の化合物(2種類以上の元素を組み合わせたもの)を利用したトランジスタを、俗にIII-V族トランジスタと呼ぶ。

 実は、こうした材料そのものはこれまでも色々試されてきた。連載247回でHKMGの話を解説したが、この際にはTi(チタン)を初めとする様々な材料を試したことがIEEEへの発表で明らかになっているし、歪シリコンでは(III-V族ではないが)Ge(ゲルマニウム)を利用していることを解説している。

インテルが2003年春のIDFで行った歪シリコンに関する説明のスライド。ゲートの下の部分にこの歪シリコンを用いることで、電子が高速に流れるとしている

 こうした、Si以外の材料をこれまでも広く利用はしてきたが、それはあくまでトランジスタの周囲(絶縁膜やベース素材)に限られていたが、そうではなくトランジスタの構造そのものにもIII-V族材料を使おう、という発想だ。

 下の画像はIMECのAaron Thean博士が2012年6月に行なった“BEYOND SILICON CMOS”というプレゼンテーションからの抜粋である。

IMEC(Interuniversity Microelectronics Centre)はベルギーに本拠を置く、次世代半導体を研究している国際的な機関である右下に、材料毎の特性が示されている。Siに比べてほかの材料を使うと、ぐんと性能が引き上げられることがわかる

 博士は、ノードで言えば10nm以下、動作電圧で言えば0.6~0.7V付近まで来ると、もうCMOSでは無理であり、III-V族もしくはSiGe(シリコンゲルマニウム)やGeのトランジスタがそろそろ要求される、と考えている。またトランジスタの構造も、従来のプレーナやマルチゲート(つまりFinFETなど)ではそろそろ限界で、量子井戸構造が必要と説明している。

 右上の画像がその新素材を組み合わせたレイアウト例で、NMOSはIII-V族化合物で、PMOSはSiGeで構成することを考えているとする。この量子井戸の話は次にするとして、とにかくこうした新材料を使うことが、10nm未満では絶対に必要、というのが業界全体のコンセンサスとして認識されつつある。

 これは別にIMECだけでなく、ITRSのロードマップでも明確に述べられている。2013年のITSのロードマップの中のIRC Overview(PDF)では“High mobility channel materials such as Ge and III-V have been considered as an enhancement or replacement for Si channel for CMOS logic applications.”(高い電子移動度を持つ、GeあるいはIII-V族材料は、CMOS Logicアプリケーション向けのSiチャネルの代替/改良の材料として考慮されるべきである)という一文がある。

 また、PIDS(Process Integration, Devices, and Structures)にはこんなロードマップも示されている。

黒が基礎研究、水色が開発、白が品質確認と量産準備、斜線が継続的な改良である

 Nano-wireは2016年、CNT(Carbon Nano Tube)やトランジスタ構造の変更、Tunnel FETは2022年までそれぞれ基礎研究が続いて、そこから量産に向けた開発が始まるとしている。

 非CMOSのLogic Deviceにいたっては2028年まで延々と基礎研究を続ける(2028年で終わるという意味ではなく、2028年までは間違いなく基礎研究が続くの意味)という段階。

それに対し、III-V族あるいはGeはすでに基礎研究は終わっており、今は量産に向けた開発に入っているとみなされている。2015年中旬からはその技術の品質確認とか量産試作が始まり、2018年には実用化されるとしている。

 ITRSのロードマップがあてにならない(口の悪い業界関係者は「あれはインテルの願望だ」とまで言い切る)のはともかく、現状のIII-V族は他の将来技術に比べると、遥かに現実的なポジションに居ると考えてよい。

 もっともこうしたSi以外の材料も、「すべてにおいてSiを代替できる」ものは今のところ存在しない。ある特性はSiを大幅に上回っている半面、別の特性はSiと比べ物にならないほど悪いといった話は日常茶飯事である。

 では、そうした材料を複数組み合わせれば上手く欠点がカバーできるかと言うと、今度は「組み合わせたら材料同士がケンカしてしまって使い物にならない」具合だ。あるいはPMOSは作れるけどNMOSは作れない(もしくはその逆)というケースも多い。

 それでも、とにかく候補となる材料は多く、かつ組み合わせ方に無限に近い可能性があるあたり、時間をかければ最適な候補が見つかる、と考えている人は多いようだ。

前へ 1 2 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン