ロードマップでわかる!当世プロセッサー事情 第633回
Ponte VecchioとIntel Arcに関する疑問をRaja Koduri氏が回答 インテル GPUロードマップ
2021年09月20日 12時00分更新
前回に引き続きインテルのGPUシリーズを解説する。17日、先日のArchitecture Dayに関するラウンドテーブルがあり、インテルのRaja Koduri氏ほかに直接質問をする機会に恵まれた。もちろん質問はGPUに関するものだけであるが、Ponte Vecchioに加えてIntel Arcに関しても質問できたので、これらの情報をアップデートの形でお届けしよう。

おなじみKoduri氏。他にRoger Chandler氏(VP&GM, Client Graphics Products and Solutions)とJeff McVeigh氏(VP&GM, Data Center XPU Products & Solutions)も参加した
Ponte Vecchioは行列演算が可能
まずPonte Vecchioに関して。連載632回で、「Matrix EngineはDP4A命令に代表されるAI/ML命令のみの処理が可能なのかも」と書いたが、実際には汎用的な行列演算が可能という話であった。
これはoneAPIや業界標準の、例えばマイクロソフトの提供する開発ツール経由で利用可能とのことで、AMXと互換性はない。oneAPI経由で見れば、AMXもXMXも同じように扱えるが、AMX命令がそのまま利用できるわけではない、との話であった。
おそらくスループットそのものはAMXの方が大きいと思われるが、その代わり演算ユニットの数はXMXの方が多いわけで、XMXを利用して大規模な行列演算などは現実的に可能と思われる。
実はすでにインテルのMKL(Math Kernel Library:算術演算ライブラリー)はoneAPI対応のoneAPI MKLがリリースされており、Ponte Vecchioを利用する場合にはこのoneAPI MKLを利用すればBLAS(Basic Linear Algebra Subprograms:と行列基本線型代数演算ライブラリー)はXMXを利用して処理可能になるわけだ。
NVIDIAのTensor Coreももともと行列演算が可能になっていたが、初代/第2世代は混合精度で、いわゆるFP32/64は未サポートなので、AI/ML処理には使えても科学技術演算にはかなり厳しく、精度が十分に取れないという制約があった。
ところがAmpereに搭載された第3世代のTensor Coreでは倍精度演算(DMMA:Double-precision Matrix Multiply-Add)がサポートされたことで、科学技術演算にも十分利用できるようになった。Ponte Vecchioもこれに匹敵する利用が可能かどうか現時点でははっきりしないが、少なくとも方向性は同じであることがわかった。
HPCにもレイトレーシングは必要
次にレイトレーシング・ユニット。連載629回で「HPC向けにレイトレーシングは本当に必要なのだろうか?」と書いたが、これについてはJeff McVeigh氏がはっきり「必要だ。例えば大規模なシミュレーションの結果の可視化などで利用される。レイトレーシングの技術も進化しており、単に高速でというだけでなく、超高精画質を得る方向性もある。単に可視化のみならずコンテンツ制作やAI/MLなどでも利用される可能性がある」とした。
また連載632回で書いた“PVC 2T”についても「われわれは異なるパワーエンベローブに対応するために、1タイルのPonte Vecchioを提供する予定がある」との返事をもらった。

表に“PVC 2T”と書かれている。“2T”ということは、“1T”や“4T”があっても不思議ではないが、それが明言されたことになる。実際、Ponte VecchioのPVC 1Tを作るのはかなり容易だ
まだPonte Vecchioは細かなスペックが出ていないが、一説にはPonte Vecchio OAMは1個で消費電力が400Wを超えるという。これは実際載っているモジュールと性能を考えれば納得できる数字である。
下の画像を基にすれば、1タイルでも22TFlopsを超える性能を持ち、しかも300W未満の消費電力なので、そうしたニーズは多くありそうに思える。

この連載の記事
-
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート - この連載の一覧へ