ロードマップでわかる!当世プロセッサー事情 第633回
Ponte VecchioとIntel Arcに関する疑問をRaja Koduri氏が回答 インテル GPUロードマップ
2021年09月20日 12時00分更新
Xe-Linkは8タイルの相互接続でしか使えず
スケールアウトにも利用できない
Xe-LinkはすべてのタイルがPeer-to-Peerで接続される構造になっている。これを例えばツリー構成にしたり2D/3Dメッシュにしたりする方策を取れば、より多くのタイルを接続できるし、あるいはスケールアウトの方向(つまりラック内の別のタイルグループに接続するなど)にも応用できそうではあるのだが、これに関しては「現状のXe-Linkの能力は限られている」としており、あくまで8タイルの相互接続の形でしか使えないこと、それとスケールアウトには利用できないとした。
実際アルゴンヌ国立研究所に納入予定のAuroraの場合、1枚のモジュール内の接続はXe-Linkで行なわれるが、モジュール間はHPE(旧Cray)のSlingShotで接続されることになっており、スケールアウトの接続はSlingShotのような外部インターコネクトに任せる、という返事であった。
余談であるが、前回の下の画像で、筆者は赤枠で囲んだ部分をXe-Link/PCIe&CXL Bridgeと説明した。ただ、ひょっとするともう1つこのチップには用途があるのかもしれない。

PMICには大きすぎる気がするし、他のモジュールへのReTimerという可能性もあるが、Xe-Linkのままではホストと接続する方法がないので、どこかにブリッジが必要なのは事実で、このチップがブリッジではないかと筆者は考えている
実はAuroraの構成において、インテル/HPE/アルゴンヌ国立研究所のいずれもSlingShotが「どこに」接続されるのか、明示的に説明をしていない。普通に考えればCPU側のPCIeバスに接続するという形になるのだが、実はそうではない構成がある。
HPE/AMDが納入するFrontierがそれで、SlingShotがRadeon Instinct側に接続されることになっている。Frontierの場合は1つのノードがEPYC×2+Radeon Instinct×4で構成されているが、ノードあたり4つのSlingShotのEndpointが搭載されることになっている。
以上の話を念頭に、アルゴンヌ国立研究所のAuroraのインターコネクトページを見てみると、“Aurora will use Slingshot fabric connected in a Dragonfly topology with 8 fabric endpoints per node.”という文言が踊っている。つまりモジュールに8つ、SlingShotのエンドポイントが搭載されるわけで、これはどう考えてもSapphire RapidsというよりもPonte Vecchioに搭載されているとしか思えない。つまり赤枠の中のチップは、Xe-Link/SlingShot Bridgeと考えた方が良さそうな気がする。
この場合PCIe/CXLがどこから出てくるのか? という疑問は当然あるわけで、ひょっとするとBase Tile側にPCIeのI/Fが入るというのが普通の考え方だが、大穴としては赤枠の中のチップがDragonFly Endpoint兼PCIe/CXL Bridgeという可能性も残されている。このあたりは来年Auroraが導入される時期にはもう少し詳細が明らかにされることを期待したい。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ