このページの本文へ

前へ 1 2 3 4 5 次へ

ロードマップでわかる!当世プロセッサー事情 第629回

Intel Architecture Day 2021で発表された11のテーマ インテル CPUロードマップ

2021年08月23日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

 日本時間の8月19日、Intel Architecture Day 2021がオンラインで公開になった。その内容はこのページのほか、YouTubeでも視聴可能だ。ちなみに全部で2時間16分にもおよぶ長大なセッションで、11ものテーマについて説明があった。

これだけのネタを2時間15分あまりにぶっこんで来るわけで、当然説明もいろいろ省かれたところは少なくない。これがHotChipsでどの程度補われるかが目下興味あるところだ

 今回はこの概要のみを説明したい。なぜ概要かというと、1つは個別に細かい説明をしていると文量が多すぎること、もう1つはこの後にもっと細かい説明が予定されているためだ。米国時間で8月22日より、IEEEのHotChips 33がオンラインで開催されるが、ここで以下の4つのセッションが予定されている。

HotChips 33で予定されているセッション
セッション 登壇者
Intel Alder Lake CPU Architectures Efraim Rotem氏
Next-Gen Intel Xeon CPU - Sapphire Rapids Arijit Biswas氏およびSailesh Kottapalli氏
Intel's Hyperscale-Ready SmartNIC for Infrastructure Processing Bradley Burres氏
Intel's Ponte Vecchio GPU Architecture David Blythe氏

 またこれとは別にチュートリアルセッションでRavi Mahajan氏とSandeep Sane氏による“Case Study: Intel products built with 2.5D and 3D packaging”が予定されている。そこで個々の詳細はHotChipsでの内容を踏まえたうえで説明することとし、とりあえずは概要だけを説明することにしたい。

 さて、まず11のテーマ内容をかいつまんで説明する。文量の関係でMount Evansは後送りとさせていただき、今回はXe HPC&Ponte Vecchioまでを説明する。

Intel Architecture Day 2021で説明があった11のテーマ
テーマ 内容
Performance Core(P-Core) かつてGolden Coveとして呼ばれていたコア。Tiger Lakeに実装されるWillow Coveの後継。Alder Lake及びSapphire Rapidsに搭載される。
Efficient Core(E-Core) かつてGlacemontと呼ばれていたコア。Lakefieldに搭載されていたTremontの後継。Alder Lakeに搭載される。
Intel Thread Director Alder LakeでP-CoreとE-Coreのスケジューリングを助けるコア。big.LITTlEをサポートする。
Alder Lake P-CoreとE-Coreの両方を搭載する、コンシューマ向けプロセッサー。Intel Thread Directorも活用される。AMXは非搭載。
AMX これは連載569回で説明したAMX拡張命令周りの話。Sapphire Lapidsに搭載される。
Sapphire Rapids P-Coreを実装するXeon向けプロセッサー。AMXは搭載する一方。Intel Thread Directorは未搭載。
Xe Core Xe HPC/Xe HPGで利用されるXeの基本単位。
Xe HPG 先日Intel ARCというブランド名が発表された、インテルのディスクリート・グラフィックス第2弾。
XeSS Xe HPG上で利用可能なSuper Sampling技法。
Xe HPC&Ponte Vecchio HPC向けGPU。
Mount Evans 次世代IPU(Infrastructure Processing Unit)。

Efficient Core(E-Core)

 こちらはTremontコアの後継ということもあり、基本的な構造はTremontによく似ている。ただフロントエンドはよく似ているが、バックエンドは猛烈に拡充されており、もうこれだけ見ていればP-Coreと大差ないのでは? という気になる。

Efficient Coreは、圧巻の17 Issue port

 細かい内部構造は後日Alder Lakeのところで説明するが、シングルスレッド性能はSkylake比で40%向上、Multi Thread性能は80%向上すると説明されている。

同じ動作周波数なら40%消費電力が少なく、同じ消費電力なら動作周波数が40%高性能だとする。ただこれ製造プロセスが異なるので、同じプロセスだとどの程度なのか気になるところ

2C4T(Skylake)と4C4C(P-Core)の比較はフェアではない気がする

Performance Core(P-Core)

 こちらは以前のロードマップではWillow Coveと説明されていたコアだ。P-CoreはSunny Cove/Willow Coveの延長にあるが、ついにALUが5つに増量され、またLoad/Storeユニットが合計7つというお化け構成になった。

E-Coreの豪華さに目を奪われると一見それほどでもないように見えてしまうのがおそろしい

 こちらであるが、Rocket Cypress Cove(つまりSunny Coveの14nm版)と比較して、平均で19%のIPC向上が実現された、としている。

しかもRocket Lakeに比べてプロセスの微細化で消費電力削減も実現しているので、性能/消費電力比がだいぶ改善していることが期待できそうである

前へ 1 2 3 4 5 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン