ロードマップでわかる！当世プロセッサー事情 第256回

半導体プロセスまるわかり　新素材で実現するIII-V族トランジスタ

Si(シリコン)に変わる素材として期待される
Ge(ゲルマニウム)

　そうした中で、直近の有力候補として挙げられているのが、III-V族ではないがGe(ゲルマニウム)である。GeはIII-V族に比べると電子移動度はやや劣るものの、PMOS/NMOSのどちらも比較的バランスよく構成できる(＝CMOSが作りやすい)。すでに歪シリコンなどでSiGe材料は使われており、既存のCMOSプロセスに導入しやすいといったメリットもある。

　実際、ロジックプロセス向けではなくアナログ回路向けであるが、SiGeのトランジスタは多くの半導体メーカーが製造しており、特にSiGe HBT(Heterojunction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ)という独特な構造を持つものは高周波回路などで多く利用されている。

　理論上、このSiGe HBTは数百GHz～1THzオーダーの動作速度を持てるため、そろそろ性能が頭打ちになりつつあるSiベースのトランジスタよりもずっと可能性がある。

　このSiGeベースのロジック回路が出てくるのは、インテルはP1276(10nmの次の7nm世代)あたりからといわれているが、P1272がベタ遅れになっており、これに引きづられる形でP1274も遅れると見られている。案外10nmのHigh-Speed LogicであるP1275(？)あたりで導入されても不思議ではない。

　インテル以外では、TSMCやGlobalFoundries/SamsungがまもなくFinFETベースの14/16nmプロセスを立ち上げるとアナウンスはしているが、現実問題としてこれが立ち上がるのは2015年末～2016年あたりになるだろうと筆者は予測する。

　そうなると次の10nm世代でいきなりSiGeを投入することにしても不思議ではない。ただGe以外の材料に関しては、もう少し動向を見ないと何ともいえないところだ。

電子の移動方向を束縛する
量子井戸トランジスタ

　すでに半導体レーザーなどの分野では実現されている構造に、量子井戸(Quantum Well)というものがある。

　これは数nmの薄膜を厚いバリア層で挟みこむことで、電子の移動方向を束縛するものだ。数nmともなると、電子は垂直方向の移動が出来なくなり、必然的に移動が二次元方向に制限されることになる。

　これによって、電子の状態密度(あるエネルギー範囲に「状態」がどの程度あるかを示すもの)が階段状になるということが知られている。

　これを真面目に説明すると量子力学やバンド理論の説明になってしまうので、細かい話はしないが、そういう極端な構造を作ってやると、電子の振る舞いが独特なものになる、という程度に理解しておいてほしい。

　この独特な構造(によってもたらされた状態)が量子井戸と呼ばれている。量子井戸とIII-V族材料などを組み合わせることで、より少ないエネルギーで高速にトランジスタが動作するようになる、という話は古くから知られている。

　例えばインテルは2007年春に北京で行なったIDF Beijing 2007の基調講演の中で、InSb((アンチモン化インジウム)をベースとした量子井戸トランジスタを紹介した。

量子井戸トランジスタの概要。インテルのSenior FellowのMark Bohr氏による基調講演のスライドより

　図の中で“InSb quantum well”と呼ばれる部分がその量子井戸を積み重ねた構造である。こうすると、ソース→ドレインに電流が流れる際に、電子が余分な動きをしないので、図にもあるようにSiでチャネルを構成した場合に比べて50倍の電子移動度が実現できるという仕組みだ。

　量子井戸が問題なのは、これをSiベースで作ってもうまくいかないところで、どうしてもIII-V族材料と組み合わせないと効果がない。つまりまずIII-V族トランジスタがあって、これを高速化する構造として量子井戸がある形だ。

　したがって、これが実現できる時期は、先に説明したSiGeトランジスタのさらに後ということになる。まだまだ先は長いのである。