Dataflowにすることで
生産性が大幅に改善
もう1つ厄介なのは、MLではしばしば疎行列(要素の値が0の項目)が非常に多いことで、これをうまく計算から省ければ、実効パラメーターの数を減らして性能を高められるという話である。
一般的な解決策はグラフをきちんと認識して処理することという話であって、前回紹介したGSPもこうしたことに着目したプロセッサーである。
ではRDUはこれをどうやって解決するか。まず先ほども出てきたSoftware 2.0なる話。Olukotun博士によれば、Dataflowにすることで、生産性が大幅に改善するとする。
![](/img/2020/12/28/3138672/l/9e319efbfc975933.jpg)
Googleの50万行のコードがDataflowだと500行になった、というのはTensorFlowをDataflowで書き換えたら500行で収まったという話だそうだ。もっともこれ、Googleの元文献が見つけられなかったので、これだけではなんとも言えない
これは前提として、さらに内部構造をDomain Specific Languageで記述できるようにすることで効率をさらに上げよう、というのが基本的な発想である。
![](/img/2020/12/28/3138673/l/c266bb4621ae32fe.jpg)
ここで言えば汎用のロジックを組み合わせて畳み込みを実行するのではなく、それぞれの用途に適した処理ロジックを使うことで効率を上げるわけだが、専用ユニットを実装するのは実装効率に劣る。だったらReconfigure Processorを入れてしまえ、というのはあまりにも無茶な気がする
このDomain Specific Languageの実装がRDAにつながるというところが、RDUのブッ飛んだところである。
PCUの内部はSIMDのフローティングユニットと中間レジスター(PR)を挟む多重構造になっており、このPRで処理内容を柔軟に変更できる。
![](/img/2020/12/28/3138675/l/377e0a21f6e46a28.jpg)
ここで言うパターンとは、上の画像の左側に出てくるさまざまな処理のパターンを意味する。要するにPRの内容を細かく変化させることで処理の内容を変更できるというもので、構造は違うが基本的な発想はGF11のMemphis Switchを思い出すものがある
一方のPMUの方だが、こちらはPRUに似ているものの、最終出力をScratchpadに書き込める点が異なる。
ただ純粋にメモリーユニットではなくフローティングユニットも内蔵しているあたりがやや毛色の変わったところだ。
例えば畳み込みで言えば、最後に総和を求めるところでは一時的にバッファがどうしても欲しいところで、そうしたケースはPMUを、その前段階の掛け算はPCUを使うといった使い分けを想定していると思われる。これらを利用して、例えば単純な畳み込み2層の処理なら下の画像のように実行できるわけだ。
![](/img/blank.gif)
この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ