前回はZシリーズの系列を解説したので、今週はPOWERシリーズの系列を解説しよう。といっても、POWERシリーズはこれまでもいくつか説明している。
そもそもPOWERプロセッサーが生まれるまでの経緯(ROMPからPOWER1への移行)は連載494回で触れているほか、そのPOWER1→POWER2への変遷は連載289回のASCI Blueで、POWER3は連載290回のASCI Whiteで、POWER4→POWER5は連載293回のASC Purpleでそれぞれ説明している。
簡単にまとめれば、以下の変遷を辿っている。
POWERプロセッサーの変遷 | ||||||
---|---|---|---|---|---|---|
POWER1 | POWERアーキテクチャ元祖 | |||||
POWER2 | スーパースカラー搭載、ワンチップ化 | |||||
POWER3 | Out-of-Order搭載、実行ユニット強化、SMP対応 | |||||
POWER4 | スーパーパイプライン化による高速動作、MCMによる8P構成 | |||||
POWER5 | SMT搭載 |
スーパーパイプラインで高速化した
POWER4とPOWER5
そのPOWER4/POWER5のパイプライン構造は下の画像のような構成である。POWER4は2命令同時解釈、4命令同時発行で、POWER 5はこれが2命令同時解釈、8命令同時発行に強化されてはいるが、パイプライン段数は整数演算14段、FPU演算17段で、これはPOWER5にも継承された。
画像の出典は、MicroProcessor Forum 2003におけるBalaram Sinharoy博士(POWER5 Chief Scientist, IBM Systems Group)の“IBM POWER5 Systems”

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ