前回に引き続き、1月8日に行なわれたCESの基調講演から、今回はGPU周りの話をしよう。AMDが昨年開催した発表会Next Horizonの時点での情報を元にした限りでは、Vega 7nmをゲーミングに持ってくるとは想像できなかったこともあり、連載485回の最後で「ゲーミングGPUに転用するにはやや厳しい」と書いた。
ところが、そうした予想を裏切っていきなりRadeon VIIを発表してしまったわけで、しかも発売日に完売という状況になっている。
すでにRadeon VIIの性能そのものについては加藤勝明氏のレビューがあるのでそちらをご覧いただくとして、そもそもなぜ筆者がRadeon VIIをゲーミングに持ってくると思わなかったのかを説明したい。
7nmに微細化したわりには
ダイサイズが大きすぎる
下の写真はNext Horizonにおけるスライドから、Vega 10とVega 20のダイの部分をアップにしたものだ。
Vega 10はダイサイズが486mm2、Vega 20は331mm2と発表されている。「いくらなんでも大きすぎる」というのが、筆者の偽らざる心境である。実際ダイの内部を見ると、Vega 10の方は486mm2をほぼ使い切っているのに対し、Vega 20の方はかなり空きがある。下の画像で黄色くマークした部分は、実際には配線だけが通っている領域と思われる。
面積比で言えば26.8%、89mm2弱が「単に配線だけ」に費やされている計算になる。逆に言えば、パーフェクトな最適化が行なわれていれば、242mm2程度で収まる計算になる。
この最適化は7nm世代ではとても重要である。これが来年以降スタートするEUV(極端紫外線)では多少コストが下がるが、DUV(深紫外線)のマルチパターニングを使うTSMCの7nmの場合、ウェハーコストは16nm世代のほぼ倍近くに跳ね上がると見られているからだ。
おそらくGlobalfoundriesの14nmもTSMCの16nm世代とほぼ同等であり、ということはVega 20は本来Vega 10の半分ほどのダイサイズに抑えないと、原価が一緒にならない。
実際は331mm2と68%ほどにしか縮まっていないので、想定されるチップの原価は36%ほどVega 10よりも高くなる計算だ。つまり、14/16nmで660mm2ほどのダイを製造したのと同等のコストになる。

この連載の記事
-
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート - この連載の一覧へ