NCUを増やさなかったのは
設計期間短縮のため
一方横方向だが、下の画像のとおり上辺側はおそらくPCI ExpressのI/FとHDMI/DPなどの画像出力のみである。
こちらは他にいろいろやりようはあったと思うのだが、下辺側に並んでいるのがおそらくインフィニティー・ファブリックのI/Fで、こちらもなにしろ信号速度が速い(連載485回にも書いたが50Gbpsである)から、やはり最短で配線できるようにしておく必要がある。結局この2つがある限り、ダイの外形寸法そのものは変えられなかったと思われる。
逆に言えば、ダイサイズ的に言えばNUCの数をもっと増やすことも可能だったと思われる。実際下の画像を見る限り、上側にあと6基、下側にあと4基は楽にNCUを増やせたはずで、がんばればトータルで12基ほど増加できたように思われる。
つまり64 NCUではなく76 NCU構成である。これだけで18%ほど増加になるわけで、動作周波数をもっと落としても性能は維持できるし、1800MHzで駆動できればさらに高い性能が獲得できたはずだ。それにもかかわらずこれを行なわなかった理由は、設計期間の短縮であろう。
後述するように、7nm世代の本命はNAVIであり、Vega 20はデータセンター向けなどに特化した、NVIDIAで言えばVoltaにあたる製品である。
実際製造プロセスが大きく変わり(なにしろファウンダリーまで変わった)、最適化技法そのものが異なっているにも関わらずダイ上のレイアウトがほとんど相似形というのは、7nm移行への試験的な意味合いがあったにしても、最適化にあまり時間をかけていなかったためと思われる。
Vega 20ベースのRadeon Instinct MI60/50が2018年中に出荷を開始し、コンシューマー向けのRadeon VIIが今年2月に発売開始できたのは、そうした最適化が十分ではないためだと思われる。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ

