ロードマップでわかる!当世プロセッサー事情 第629回
Intel Architecture Day 2021で発表された11のテーマ インテル CPUロードマップ
2021年08月23日 12時00分更新
Sapphire Rapids
Sapphire Rapids、連載586回で推定図を紹介したが、構成的にはこれとあまり変わらないものが出てきた。
現時点でコア数などは不明のままだが、それぞれのダイにコアとメモリーコントローラー、UPI/PCIe、それとアクセラレーターが搭載される格好になる。
コアそのものはP-Coreだが、Alder LakeはL2(ML:Mid Level)キャッシュが1.25MBなのに対してSapphire Rapidsは2MBに増量されているほか、大きな違いとしてAVX512が実装されている。
その他特徴として、AMXを含むアクセラレーター拡張機能(AiA:Accelerator interface Architecture)なるものが実装され、またAVX512はFP16がサポートされるなど、いくつかのサーバー向け拡張機能が有効化されている。
Sapphire Rapidsではまた、AMX以外にIPU(Infrastructure Processing Unit)も実装されている。IPUは今年6月に発表されたもので、現時点で具体的な話は出てきていないのだが、これをSapphire Rapidsに搭載すると、定型処理に関してCPUからオフロードすることで、CPUをメインの処理により専念させられる。

IPUで一番わかりやすいのが、例えばTCPのオフロードである。今まではイーサネットカードにこれを搭載していた(今後も搭載される予定だ)が、それとは別にこうしたものを処理する専用コプロセッサー(というよりアクセラレーター)を載せた
I/Fとしては、UPIが4組とPCIe 5.0/CXL 1.1が実装されることが発表された。またメモリーコントローラーはダイあたり2chのDDRなのは想定通り。HBMに関してはメモリーコントローラーとは別の場所につながっているが、これは単にこれは図版の問題であって、実際はメモリーコントローラーにつながっているものと考えられる。

I/FのUPIが4組なのは筆者の想定通り。ただ、Sapphire Rapidsの内部構成図で斜め方向のリンクはなかった。それはともかく、1組あたり24レーンというのがよくわからない。このあたりもHotChipsで解説を期待したいところだ
なお、連載623回で、Knights LandingではMCDRAMとDDR3の組み合わせに3種類のモードがあることを説明したが、Sapphire RapidsではHybrid Modeは省かれ、Flat ModeとCacing Modeの2種類だけが提供されるそうだ。
MCDRAMのモード | ||||||
---|---|---|---|---|---|---|
Cache Mode | DDR4メモリーのキャッシュとして使う | |||||
Flat Mode | MCDRAMもメモリーの一部として扱う | |||||
Hybrid Mode | MCDRAMの一部をキャッシュに割り当て、残りをメモリーの一部として扱う |

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ