テクノロジーの肝はDNAコアではなく
DNAのシミュレーションが可能なMERAコンパイラにある
こうした構成では、あとはプログラミングが鍵になるわけで、ここに向けてEdgeCortixが提供するのがMERA(Multi-module efficient Reconfigurable Accelerator)コンパイラというツールである。
MERAがすごいのは、単に同社のDNAコアのみならずCPUやGPUに対応(CPUはLLVMを、GPUはCUDAやMetalをそれぞれ経由する)していることで、例えば実装の際のシミュレーションやデバッグはCPUやGPUを使い、本番はDNAコアという使い方もできるわけだ。
ある意味EdgeCortixのテクノロジーの肝は、DNAコアというよりもこのMERAの方にあるようで、それもあってあまり詳細が説明されていないが、DNAコアそのものはいろいろ割り切った構成とはいえ、なにか飛びぬけてすごいというものではなく、差別化はむしろこのMERAコンパイラの側でソフトウェア的に行なっており、これを最速で実行できるプラットフォームとしてDNAコアも提供している、という方が正確なのかもしれない。
![](/img/2021/12/13/3297118/l/bfed787b3f672a84.jpg)
グラフ分割あたりからMERA独自の部分が次第に増えていくようだ。インターコネクトはおそらく“Operator and Layer fusion”や“Tiling”の段である程度決まり、これを最終的に“Scheduling & Allocation”で確定させるのだろう
今年4月の時点では、54TOPsの性能を持つDNA-A800のASIC IPの提供開始とサンプルチップが「間もなく登場」という話であった。
実はEdgeCortixはこれに先立ち2020年2月にはXilinxのFPGA向けにDNA-F200というDNAコアのIPをすでに提供済みであり、また2020年10月にはFPGA上での動作デモも行なっている。
この時のデモとは違う映像だが、FPGAを利用して入力画像から顔認識と動き認識、分類をリアルタイムで行った動画がYouTubeに上がっているのでご覧いただくとわかりやすいだろう(撮影場所が秋葉原なのがおもしろい)。
ラインナップ的にはこのDNA-A800が最上位であり、下はA50からだんだん性能が良くなる形になっている。
シミュレーションによるLatencyやArea Efficiency、Power Efficiencyなども示され、またFPGAを使っての実機での性能比較も紹介されるなど、創業2年でよくここまでそろえたな、という感じになっている。
![](/img/2021/12/13/3297123/l/2e7eb57dbe050673.jpg)
これは3種類のネットワークで1枚の入力画像を処理して結果が出てくるまでのレイテンシーを測定したもの。配線のReconfigurationを掛けると、1割弱レイテンシーが削減できる、というのがおもしろい
![](/img/2021/12/13/3297106/l/9f1f10e193448c0c.jpg)
こちらは性能とエリアサイズ(おそらくTSMCの12nmをベースに試算したものだろう)を比較したもの。絶対的なエリアサイズが不明なのでなんともいい難いところはあるが、DNA-A050なら数平方mm程度に収められれば、ギリギリハイエンドMCUやローエンドMPUに組み合わせることも可能で、しかも性能は結構取れそうな感じだ
![](/img/2021/12/13/3297108/l/0654ab9b227b108a.jpg)
こちらが先に触れたDNA-F200 IPをXilinxのAlveo U50というFPGA搭載PCIeカードで実施した際のレイテンシー。DNA-F200は同社の第2世代IPで、第1世代(グラフ右端の2つ)に比べて性能が向上しているとする。で、DNA-Aシリーズは第3世代になるのだろうか?
ただ4月に“Coming Soon”と説明された実際のシリコンは、今のところまだ完成されていないようで、10月に開催されたLinley Fall Processor Forum 2021でも同社のホームページでもこれに関する発表がないのはやや気になるところだ。
10月時点でのEdgeCortixのエンジニアの数は日本と米国合わせて25名程、と少数精鋭を貫いており、この数のエンジニアでASIC製造まで手掛けるのはなかなか驚異的ではある。この規模の会社であれば会社の固定費はそう大きくはならないだろうとは思うが、その一方でIP売りという方向性はなかなか売り上げが立ちにくい部分もある。
この先、どこまでASICカスタマーをEdgeCortixが獲得できるのかが同社の存続の鍵を握るのは間違いないだけに、健闘してほしいところである。
![](/img/blank.gif)
この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ