今回紹介するのはEdgeCortix(エッジコーティックス)という会社だ。2019年に創業という、まだ歴史の浅いAI業界の中でも若い部類に入る。創業者はSakyasingha Dasgupta博士なのだが、実は本社は日本にある。
Dasgupta博士の経歴は少しおもしろく、2015年にドイツのゲッティンゲン大学で物理学の博士号を取った後でなぜか理研に籍を置きながら日本のIBMで研究スタッフとして勤務後に、やはり日本のLeap MindでPrincipal Scientist(主席科学者)のポジションに就いている。
その後、これまた東京のAscent RoboticsでChief Scientific Officer(最高科学責任者)となった後に、なぜかシンガポールのNeuri Pte Ltdという会社のCTO兼CEO代理を務め、2019年7月にEdgeCortixという会社を創業している。
ちなみにEdgeCortixは当初シンガポールと東京の両方に拠点を置いていたようであるが、現在は東京とアメリカ(サンフランシスコ)に拠点を置いている。もっとも同社のウェブサイトを見ると一切日本語がないあたり、本社は東京ではあるものの、あまり日本の会社という感じがしない。
MERAコンパイラとDNAアーキテクチャー
2つのエッジAI推論向けIPを販売
そのEdgeCortixであるが、同社は原則としてチップではなくエッジAI推論向けのプロセッサーIPを販売する会社である。なのでこれを受け取った顧客がASICを作るなりFPGAに入れ込むなりして使う格好になっている。
EdgeCortixが提供するのは、MERA(Multi-module Efficient Reconfigurable Accelerator)コンパイラという、AIのネットワークを同社のハードウェアに落とし込むための専用ソフトウェア、それとDNA(Dynamic Neural Accelerator)アーキテクチャーというハードウェアIPの2つである。
順序は違うが、まずはこのDNA IPについて説明したい。下の画像がその概要である。プロセッサーエレメントの最小単位はそのDNAであり、Convolution EngineとVector Engineの2つの演算要素に対して、これをどう接続するかを動的に変更できるReconfigurable InterconnectとReconfigurable Memory、あとはLocal MemoryとInstruction-DMA Engineが組み合わされたものである。
このDNAのエレメントを集積したのがSakura AI co-processorと呼ばるもので、52TOPSの演算性能を持つ。TSMCの12nmプロセスで10~15WのTDPに収まるそうだ。
そのAI co-processorにLPDDR4メモリーを組み合わせたものがデュアルM.2スロットのPCIeカードとして提供されることになる。もっともこれは評価用ボードという位置づけのようで、製品として提供されるわけではなさそうだ。
ちなみにこのSakuraにあたるDNAコアは単体で使うこともできるし、PCIe I/Fやメモリーというコントローラーを抜いてSoCのアクセラレーターとして使うこともできる。
また複数のDNAコアをマルチコア構成にしての動作も可能という話であるが、Arm SoCはともかく(*1)、マルチコアの場合にPCIe I/Fはどうなるのか? 単にArbitorだけで協調動作に足りるのか? などいくつか疑問は残る。
(*1) 上の画像を見るとHostとはAXIでの接続になるようだが、SoC側のMemory I/FとAXIだけで帯域が足りるのかどうかはやや疑問ではある。
通常マルチコア構成では、例えばWeightデータの使いまわしなどのためにメモリーをある程度共有したり、データの内容をブロードキャストするといったシステムを組み込むことが多いが、そうしたモノなしにマルチコアで十分スケールする性能が出るのか少し疑問ではある。

この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ