ロードマップでわかる！当世プロセッサー事情 第577回

Tiger Lakeは8KディスプレーとPCIe Gen4に対応　インテル CPUロードマップ

　さて、今週からHot Chips 32で公開された情報をいろいろ解説していきたい。まずはTiger Lakeからだ。といっても実はTiger Lakeに関しては先々週開催されたArchitecture Day で公開されたものとあまり大きな差はなかった。

Architecture DayでTiger Lakeのウェハーを示すBoyd Phelp氏(VP Client Engineering Group, GM Client and Core Development Group)

ウェハーは微妙に上辺が切れているうえに、画面で前後方向にもやや斜めに持っているためもあってか、縦横比が少しおかしい

　まずこのウェハーから。上の画像の角度および縦横比をできる限り補正したのが下の画像だ。

次の画像と見比べてみるとわかるが、おそらくこれは4コアのダイのウェハーと思われる

　ラフに言ってこの写真で300mmウェハーは「縦方向：27.5ダイ分、横方向22.5ダイ分」という感じで、ここからダイサイズはおおむね10.9×13.3mmでほぼ145mm²程度と推察される。

　連載514回でIce Lakeのダイサイズを推定した時は131mm²と見積もったが、実際には122.5mm²らしい。

　なので、実際には140mm²を切る程度かもしれないが、いずれにしても20mm²弱、Ice Lakeから大型化したとみられる。寸法からもわかるように、形状は正方形に近い形である。

　下の画像はHotChipsで公開されたものだが、前述のウェハーに当てはめると縦横比が合わないあたり、少し横方向に圧縮されているように思う。

HotChipsで公開されたダイ写真。スライドにあわせて横方向を縮めたものと思われる

　さてそのTiger Lakeであるが、特徴は以下のとおり。

• 10nm SuperFin Processを採用
• Willow Coveコアを搭載
• Xe-LE GPUを搭載

　10nm SuperFin Processについては前回説明しており、Hot Chipsでも特に新情報はなかった。

　ただ前回も推定したように、定格(25W?)だと1.9GHz、Ice LakeのPL2相当(50W?)だと4.7GHzまで動作周波数が引きあがる。

　実際にはPL2がもう少し(65W程度?)まで引き上げられ、この際の動作周波数は5GHzに達するのではないかと思われる。実際Architecture Dayでは同じ処理をIce LakeとTiger Lakeで行なった際に、Tiger Lakeが明らかに高い動作周波数で動作していることが示された。

処理そのものはWebXPRT 3を同時に動かしており、下段がその動作周波数をプロットしたものである