ロードマップでわかる!当世プロセッサー事情 第674回
Zen 5に搭載するAIエンジンのベースとなったXilinxの「Everest」 AIプロセッサーの昨今
2022年07月04日 12時00分更新
今回取り上げるのは、旧Xilinxが2018年に発表した、Versal ACAPに搭載されているAI Engineである。連載671回で説明したように、Xilinxを買収したAMDは、このAI EngineをXDNAというブランドでZen 5世代のCPUにも搭載すると発表したことで、このAI Engine(とその発展型)がAMDにおけるAIプロセッサーの基本となることが決まった格好だ。
汎用プロセッサーと専用アクセラレーターの良いとこ取りをした
XilinxのVersal ACAP
AI Engineの説明に入る前にまずVersal ACAPについて話したい。Versalは製品のブランド名、一方ACAPとはXilinxの造語でAdaptive Compute Acceleration Platformの略である。いわゆるFPGAとなにが違うのか? というと、ものすごく雑な言い方をすれば「FPGA+汎用プロセッサー+特定分野向けアクセラレーター=ACAP」ということになる。FPGAについては、ごく簡単に連載349回で触れたが、端的に言えば以下のような特徴がある。
- 自由にプログラミングできるハードウェアだが、そのプログラミングの敷居は超高い。
- 自由にプログラミングできる代償として、トランジスタ効率が猛烈に悪い(が、汎用プロセッサーよりはずっとマシ)
うまく使えば自身のアルゴリズムを実装して高速で動かすことが非常に簡単にできる。ただ、ある意味定型となった処理に関しては、専用アクセラレーターと比較して効率が悪い(その処理を実装するのに必要なトランジスタの数が1~2桁増えるし、またアクセラレーターよりも性能/消費電力比が悪い)という構成上やむを得ない特徴がある。ちなみに汎用プロセッサーだと以下のようになる。
- 自由にプログラミング可能で、FPGAに比べればプログラミングの敷居は超低い。
- 性能/トランジスタ比とか性能/消費電力比は非常に悪い。なので、性能が必要な用途には向かない一方、非常に複雑なロジックとか込み入った処理には向いている。
専用アクセラレーターなら以下のようになる。
- 特定の処理だけは超高速にできるが、それ以外のことはできない。
- 性能/トランジスタ比や性能/消費電力比は最高。
したがってACAPでは「これを全部入れてしまえ一番柔軟にできるのでは?」という、ある意味力づくのアプローチである。
さてそのACAPのアクセラレーター用に開発されたものがAI Engineである。もっとも2018年にVersalがEverestというコード名で初めて発表されたときは、まだAI Engineという名前ではなく、Software Programmable Engine(SW PE)という名称であった。

AI Engineの前身となるSW PE。専用アクセラレーターなのにソフトウェアプログラマブル? という話はまた後で。PSがCortex-AとCortex-Rを組み合わせた汎用プロセッサー、Programmable LogicがFPGAの本体で、I/Oが外部入出力となる
で、これを使うとなにができるのか? という話であるが、畳み込みニューラルネットワークの推論を実行する場合の例が下の画像である。
良くあるパターンで言えば、例えばカメラから画像を取り込んで、それに対して推論処理をかける形になるが、そうした場合の画像処理やストレージの管理、場合によってはネットワークの処理(監視カメラの場合、ネットワーク接続というのは珍しくない)などはFPGAで行なう。
一方で、さまざまなFeature Mapなどは外部メモリーに格納するが、これもFPGA経由で行なう(FPGA側にはDDRやHBMのI/Fが搭載されているため)。その一方で全結合や畳み込み、プーリングといった処理は、SW PEで行なうという形を想定している。畳み込みにしても全結合にしても、処理自体は非常にシンプルで単に乗加算だから、これをFPGAのLUTを費やして処理させるのは効率が悪すぎる。SW PEはこうした処理を効果的に行なうように設計されているわけだ。

この連載の記事
-
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート - この連載の一覧へ