ロードマップでわかる!当世プロセッサー事情 第645回
ET-SoC-1の設計思想で納得、やっぱりEsperantoはDitzel氏の会社だった AIプロセッサーの昨今
2021年12月13日 12時00分更新
Esperanto Technologies, Inc.と、ここの開発したET-SoC-1の話は連載594回で一度紹介している。この時はまだ動作するシリコンが存在せず、それもあってかいろいろ中身が不明な部分も多かった。
ところがその後同社は動作シリコンやこれを利用した評価ボードの提供などを実際にスタートしており、今年11月にオンラインとオンサイトを併用する形で開催されたRISC-V Days Tokyo 2021 Autumnで、わりとディープな内部構造が公開されたので、このあたりのアップデートをお届けしよう。
合計1093コアもあるのに
消費電力はわずか20W以下
まずET-SoC-1の概略が下の画像だ。以前も説明したが、ET-SoC-1はET-MaxionとET-Minionという2種類のRISC-Vコアで構成される。
ET-Minionが1088個(32コア×34グループ)、I/Oやアプリケーション制御用のET-Maxionが4つ、それとセキュアブート可能なサービスプロセッサー(以前はこれがET-Minionベースと説明があったが、最終的にこれがどうなったかは不明)の、合計1093コアからなる、ちょっとしたお化けである。
ダイサイズも570mm2と、昨今のAI向けプロセッサーではむしろ控えめなのかもしれないが、一般的に言えばかなり大きい。ただそれより特筆すべきは、通常20W以下というあり得ない消費電力であろうか。
もちろん20W以下のチップの例はある。QualcommのCloud AI 100は、15W/25W/75Wの3種類のSKUがあるし、エッジ向けなら例えばAiOnIcのものは1.5Wや(パートナー製品でも)5Wなどなので、ずっと小さい。ただ1000コア以上のコアを集積して20Wというのは、例がない。この20Wというターゲットはどこから出てきたか? というのが下の画像だ。
拡張カードはPCIeベースだから仕様上は300W/枚までいけるが、現実問題として電源ユニットや冷却の関係を考えると、120W程度に収めたいというニーズがあり、これにあわせたものだとしている。
この120Wという枠をどう使うかという話で、Qualcommの場合ではCloud AI 100を1チップ/75Wに抑え、その分カードの数を増やすという方向に振ったが、Esperantoは20W駆動のチップを6つ搭載する方向に舵を切った。
このあたりはバランスをどうとるかという話でもあって、12Wのチップ×10ではメモリー帯域に対して性能が十分ではないだろうし、30W×4だと性能に対してメモリー帯域が足りなくなりそうな感じだ。20Wのチップ×6というのはEspelantoなりに一番バランスの取れた構成ということなのだろう。

この連載の記事
-
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート - この連載の一覧へ