カード1枚あたりの性能はNVIDIAにはかなわないが
消費電力が低いのでNVIDIAより圧倒的に高効率
ここからは性能の話だ。性能を何で比較するのが公平か? に関しては連載613回でも少し触れたが、IPS/Wを採用する方向のベンダーが次第に増えつつある。Qualcommもその方向性ではあるのだが、HotChipsではその前段階としてTOPs/Wの数字が示された。
Cloud AI 100の性能。実のところ10TOPs/Wを超えているのはTDP 15WのDM.2eのものだけで、サーバー向けのPCIeカード(TDP 75W)では5.24 TOPs/Wとだいぶ悪化しているのは、想像できたことではある
数字が3種類あるのは、もともとCloud AI 100には連載583回で紹介したように3種類のSKUが存在し、それぞれ異なるTDP(15W/25W/75W)になっているためだ。これは別にCloud AI 100に限った話ではなく、それこそCore iやRyzenなども同じだが、性能効率を上げたければ動作周波数を落とした方が効果的である。
動作周波数が低い時にはかなり動作電圧を落とせるが、あるところから先は動作周波数の上がり方より電圧の上がり方が急になる。消費電力は電圧の2乗に比例することを考えれば、一番動作周波数が低いと思われるDM.2eタイプのものが一番効率が良いのは当然だ。
とはいえ、実シリコンで10TOPs/Wを超えたというのはなかなかインパクトのある話である。もう少し現実的な数字として、推論についてIPSおよびIPS/Wを示したのが下の画像だ。
25Wカードは75Wのほぼ半分の性能といったところで、一方消費電力は1/3なので、25Wの方が効率が良いのは明白である。おそらく15Wカードではさらに効率は上がるだろうが、絶対的な性能が低すぎることになる
バッチサイズと性能の関係が下の画像であり、Qualcommが提供するAIMET(AI Model Efficiency Toolkit)というツールを利用してネットワークを圧縮した場合の性能向上率と精度の悪化率をまとめたのがさらにその下の画像となっている。
バッチサイズと性能の関係。GPUではバッチサイズを最低でも16、できれば128にしないとフルの性能が出しにくい(もちろんネットワークにもよるが)のに対し、Cloud AI 100ではバッチサイズ=4あたりでほぼピーク性能に近いところまで達しているのがわかる
横軸が圧縮率。青が性能向上率、黒が精度悪化率で、例えば5%圧縮にすると2%の性能向上と0.3%程度の精度悪化、25%圧縮にすると14%強の性能向上と1.1%強の精度悪化になる。おそらく15%圧縮あたりが、性能と精度のバーターで一番美味しいあたりになるだろう
これらの数字はMLPerf 1.0ベースでの結果であり、数字そのものはかなり優秀な部類に入るのだが、MLPerf 1.0はそもそも結果があまり集まっていないこともあって、今一つそのすごさが伝わりにくかった。
そこで、MLCommonsがMLPerf 1.1の結果を発表したのに合わせ、QualcommもそのMLPerf 1.1に関するサマリーを公表している。ちなみにMLPerf 1.1はデータセンター向けとエッジ向けの、しかも推論のみが公開されている。昔のロードマップでは、推論に先駆けて学習向けが先に実施される予定だったはずだが、少しずれた格好だ。
このMLPerf 1.1で、QualcommはNVIDIAを非常に強く意識した説明をした。ここではTOPs/Wではなく、IPS/W(Inference Per Second/W)を意識した結果になっており、NVIDIAの製品と比較して圧倒的に効率が良いとしている。
もっとも、MLPerf 1.1でもOpen-Power(消費電力の測定までしてその結果を公開したもの)はあまりなく、事実上QualcommとNVIDIAの一騎打ちになっているというあたり、必然的にこうなってしまった感もある
下の画像が実際にMLPerf 1.1に登録された数字である。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ














