このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情 第594回

数は力? RISC-VベースのAIチップを開発するEsperanto AIプロセッサーの昨今

2020年12月21日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

Transmetaの創業者が
プロセッサー会社を立ち上げる

 David Ditzel氏といえばTransmetaの創業者兼CEOとしてまだ記憶に残っておられる読者もいるだろう。Transmetaの話は連載58回でしているが、他にも連載127回連載423回で名前が出ていたりする。

 そのDitzel氏、TransmetaのCEOを降りた後なにをしていたかというと、実はしばらくの間インテルにいた。

Transmetaの後インテルにいたDavid Ditzel氏。Web Archiveに保存された2010年のExective一覧から

 さすがにこれには驚いたのだが、このインテルにいた間は報道陣の前に出てくるような機会もなく、なにをやっているかを聞くこともできなかった。ただDitzel氏は2013年11月にインテルを辞職。その後なにをやっているか消息不明であった。

 そのDitzel氏が1年後となる2014年11月に創業したのがEsperanto Technologies, Inc.である。この頃「Ditzel氏が匂いを分析するプロセッサーの会社を立ち上げた」という話を聞いた覚えがあるのだが、なにがどうなってそういう情報として伝わってきたのか、もうさっぱりわからない。

Esperanto Technologiesで
RISC-VベースのAI向けプロセッサーを開発

 さてそのDitzel氏がEsperanto Technologiesで目指したのがAI向けプロセッサーである。加えて言えば、RISC-Vをサポートしたコアという点も(当時としては)特筆ものだった。RISC-Vは2014年に産声を上げ、2015年8月に現在のRISC-V Internationalの前身であるRISC-V Foundationが設立された。

 この時点ではまだEsperanto TechnologiesはRISC-Vと関わり合いを持っていなかったはずだが、2016年にはFounding & Gold Memberになっており、このあたりからRISC-Vに基づくAI向けプロセッサーを開発するという方向性が決まってきたようだ。

 2017年に開催された第7回のRISC-V Workshopでは同社のET-Maxion/ET-Minion-ET-Graphicsという3種類のコアIPが発表された。まずはこのあたりから説明しよう。

 そもそもEsperanto TechnologiesはなぜRISC-Vを選んだのか、というのが下の画像だ。Transmetaのようにx86に挑んでも、インテルやAMDという2強が圧倒的なシェアを握っており、ここに参入するのは難しい。

Esperantoの狙うAIの市場は、まだデフォルトの命令セットが存在しない。PCならx86、スマートフォンならARMだが、AIに関してはなんでもアリという状況が今日現在も続いているわけで、別にRISC-Vでまずい理由は1つもない

 ARMも同じであって、命令セットそのものはARMが握っているし、すでに強固なエコシステムとパートナーが多数存在しているので、これから参入しても大きなパイを取るのは難しい。

 ところがRISC-Vはまだ新興勢力であって、2017年の時点では非常に小さなシェアでしかないが、その分今後の発展が期待できる。であれば、そこに早期に参入することでパイを大きくできれば、むしろ大きく発展できるという、いわば「持たざる者」のロジックである。

 ではRISC-Vをベースになにを作ろうとしたのか、というのが下の画像だ。ここで2番目の項目について説明が必要だろう。“human readable synthesizable Verilog”ってなんだ? という話だが、RISC-Vに関して言えばもともとUC BerkeleyでRISC-Vが開発され始めていた時から、Chiselと呼ばれるツールが利用されていた。

2017年の時点ですでに7nmをターゲットにしているあたりがさすがという気はする。もっとも現在のスケジュールを考えたら5nmでも良かったのでは? と思わざるをえないが、これは後出しなのでフェアではないだろう

 Chiselは、いわばプロセッサーを作るツールであって、その後Rocket Chip generatorというさらに抽象度を高めたツールも登場している。これらのツールに、プロセッサーの構成を記述したプログラムを入力すると、CPUコアのVerilogソース(次に出てくる、RTLを出力するための言語)が出力される。

 このVerilogソースからRTL(ハードウェアの構造を記述した言語)が生成され、このRTLを基に物理的な設計が行なわれる。

 問題は、ChiselやRocket Chipを利用すると、確かにCPUのVerilogが生成され、それをRTLに変換すると動くCPUができあがるのだが、ここで少し変更したい、あるいはカスタマイズしたいと思っても中身がさっぱりわからないので、結局ChiselなりRocket chip generatorに戻って変更をかけないといけないことだ。

 もともとは人間がVerilogで記述し、それをRTLに変換していたので、本来Verilogは人間が読める(人間が読むことを前提にしている)ものだが、ChiselやRocket chip generatorの出力するVerilogは難解すぎる(人間が読むことを前提にしてないコードを出力する)という問題がある。

 Esperantoはここで人間が読めるようなVerilogを提供することを1つの差別化要因として、IPの提供を狙っている。こうした特徴を持ち、さらにMLに向けて最高の性能/消費電力比を狙ったコアを作るというのが、Esperanto Technologiesの目指す目標としている。

ただ具体的に、ではどの程度の性能か?という話は現時点でも開示されていないあたりにやや不安は残るところ

前へ 1 2 3 4 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン