米国時間の8月13日、インテルは突如としてArchitecture Day 2020を開催した。概略はジサトライッペイ氏がまとめているが、その詳細を説明したい。
米国時間の16日から開催されるHotChips 32で、インテルはIceLake-SP(“Next Generation Intel Xeon(R) Scalable Server Processor: Icelake-SP”)とTigerLake(“Inside Tiger Lake: Intel’s Next Generation Mobile Client CPU”)、Xe GPU(“The Xe GPU Architecture”)、さらにFPGA(“Agilex Generation of Intel FPGAs”)と4つもの発表を行なう。
そのほか、17日午後には「どこかで見たおじさん」ことRaja Koduri氏による基調講演も予定されており、HotChips 32はまるでインテルの発表会かと思うほどだ。
もちろんAMDがRyzen 4000Gシリーズの詳細を公開したり、IBMのPower 10/z15、MarvellのThunder X3、さらにはXbox Series Xなども発表が予定されており、しばらくはこの連載もHotChipsシフトを組んでこれらを順に説明していくので、Tiger Lakeの話などはHotChipsの発表の後でもう少し細かく紹介するとして、まずはHotChipsでは公開されないと思われる話、つまり主にプロセスだが、これを説明しよう。
今回は10nmプロセスがメインで、7nmの話は一切出てこない。7nmは連載574回で説明した第2四半期の業績発表のなかで「この歩留まり悪化の根本的な要因となる欠陥モードは特定できており、これをもたらす根本要因の排除を行なうことそのものは可能と考えている」とインテルが説明している。そのものの対処に時間を要する状況でロードマップを出しても仕方がないだろう。
絶縁材料に新しい材料を採用
結果的に動作周波数が向上
さてその10nmだ。説明上、今回のものを10nm+と表現するが、この10nm+はトランジスタに以下の改良が施された。
- ゲートの製法を改良して、より電子の移動速度を増した
- ゲートピッチをやや広げた事で、流れる電流を増やした
- ソース/ドレインのエピタキシャル成長方法を改良し、より抵抗を減らすとともに歪率を増やした
具体的な数字などは明らかにされていないため、これだけではなんとも言いにくいのだが、10nm世代のゲートピッチはもともと54nmとされていた。これはTSMCのN7やSamsungの7LPPと同じ寸法である。
ちなみにTSMCのN10は66nm、Samsungの10LPPは68nmである。インテルの10nmは他社の7nm並み、という話の理由の1つはこれなのだが、“Additional Gate Pitch”というあたりはもう少し幅広(60nm程度?)まで広げたようだ。これによって電流量を増やしたというあたりは、ゲートの幅そのものを広げたようにも思える(その結果として、ゲートピッチも広がったというあたりか?)。
一方、配線層にも変化がある。まず配線層そのものの話。連載464回で10nmプロセスの断面写真を掲載したが、ここで言うM0~M5あたりまでの配線に関して、VIA(垂直方向の接続端子)の抵抗を30%程減らした、という話が今回明らかにされた。
これを“Novel Thin Barrier”(斬新な薄膜バリア)と表現するあたり、VIAの材料(通常はタングステン)をより抵抗の少ないものに交換したというよりは、それぞれの層の高さを削る(=高さを従来比の7割程度までにする)ことで、垂直方向の配線長を減らし、その結果として抵抗削減に成功したという表現に思える。
つまりM0~M5の層間絶縁材料に新しい有望な材料を利用したことで、高さを減じても十分に絶縁可能となったため、結果として配線抵抗を減らせたという意味だ。
これも連載464回で説明したが、昨今の先端プロセスの場合、動作周波数を決めているのはトランジスタというよりは配線遅延であり、配線抵抗を減らすことでこの配線遅延の影響を緩和できるという話である。
M0~M5あたりまでは回路配線に思いっきり利用する範囲だから、ここの垂直方向の抵抗(と配線距離そのもの)を減らすことで、結果的により動作周波数を上げやすくなったものとみられる。

この連載の記事
-
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート - この連載の一覧へ