Zen 2ではIPCを改善
浮動小数点演算性能が倍増
N7では、コアそのものにも手が入れられた。IPCの改善と浮動小数点演算性能の倍増がその主なものとなる。
まずIPCについては、フロントエンド側の改良が主要項目となっている。分岐予測の精度改良と命令プリフェッチの改良、命令キャッシュそのものの最適化とMicroOp Cacheの大容量化といったあたりが主要な項目である。
一方浮動小数点演算については、ついにFPUの256bit化が実現した。ZenのFPUは連載333回で細かく論じたが、FP0~FP3という4つのFPUユニット(いずれも128bit幅)があり、256bit幅のAVX2命令の場合は、2つのFPUユニットを組み合わせて256bit幅とする形だ。
Zenの場合はFP2の機能に制限があり、結果として256bitのFMA命令に関しては2サイクルを要していた。これがZen 2でどうなったかというと、表記を見る限りではFPUユニットそのものがすべて256bit化されたようで、結果として256bitのFMA命令も1サイクルで処理できるように強化された。
ただそうなると、当然ロード/ストアーの強化も必要になる。256bit命令を1サイクルで実行できるということは、1サイクルあたり256biteロード×2、256bitストアー×1が必要になるからだ。
このため、ロード/ストアー・ユニットも強化(おそらくは数を倍にするのではなく、1回のロード/ストアーできるバス幅を倍増)している。他にもいろいろ改良がなされているとは思うが、その辺りは今後のお楽しみという感じで今回説明はなかった。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ