ダイサイズから割り出す
Zen 2コアの構造
上の画像は基調講演の後で示された7nm EPYCのサンプルだが、パッケージ全体は既存のEPYCと一緒の75×58mmなので、ここからダイサイズを計算すると、以下のようになる。
CPU:7.25mm×10mm=72.5mm2
I/O:15.3mm×27.8mm=425.3mm2
ちなみにZenコアを搭載した既存のダイは213mm2なので、I/OチップはZenのダイのほぼ倍サイズになっている。
理由はインフィニティー・ファブリック・スイッチがかなり容量を食うだろうということと、このI/Oチップにもキャッシュ(4次キャッシュ兼ディレクトリーキャッシュ)が搭載されるためと筆者は予測しているが、さすがにこれをデスクトップやモバイルに持ち込むのは、コスト的にも機能的にも無駄が多い。
おそらくこのI/Oチップをそのまま使うのはEPYCと次世代のThreadripperのみで、デスクトップ/モバイル向けには別のI/Oチップを用意すると思われるが、それは例えば下図のようなものになるだろう。
最低1つのZen 2ダイのほか、ハイエンド向け(Ryzen 7の上位グレードや、ひょっとするとRyzen 9など)には2ダイ構成もありえるだろう。
逆にメインストリーム向けにはZen 2ダイ+(おそらくはやはり7nmで製造される)VEGAのダイを搭載することでGPU統合が可能になる。ひょっとするとGPUもI/Oチップの中に含むかもしれないが、その場合は14nmないし12nmでの製造になるので、あまり性能が上げられないことになる。
このあたりはもう筆者の推測なのであまり真面目に受け取ってほしくないのだが、ラインナップを自由に作りやすい。図の構成ではインフィニティー・ファブリック・スイッチの規模も小さいし、ディレクトリーキャッシュの必要もないため、4次キャッシュは搭載しないだろう。
そうなると相当I/Oチップのダイサイズは小さくできるはずである。このデスクトップ/モバイル向けのI/Oチップを100mm2以下に抑えられれば、かなり価格競争力は高いだろう。
この連載の記事
-
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 -
第758回
PC
モデムをつなぐのに必要だったRS-232-CというシリアルI/F 消え去ったI/F史 - この連載の一覧へ