1次命令キャッシュが32KB→64KBに増量
次は、そのMeteor Lakeを構成するPコアのRedwood CoveとEコアのCrestmontである。まずRedwood Coveの構造が下の画像だ。
連載736回でも書いたが、Redwood CoveはGranite RapidsとMeteor Lakeの両方で採用されるわけだが、そのGranite Rapidsのブロック図と比較すると、予想通りマトリックス・エンジンはMeteor Lakeには搭載されないようだ。これは当然で、AVX512ですら有効化されているか怪しいのに、AMXを搭載するわけもない。
内部構造をAlder LakeのGolden Coveと比較した場合、異なっているのは1次命令キャッシュが32KB→64KBに増量されたこと、それとPort 10と11の役割が逆転していること程度である。
2次キャッシュが2MBというのはRaptor Lakeに搭載されたRaptor Coveですでに実現しているので、性能改善につながる目立った項目は1次命令キャッシュの容量しかない。
実際には細かい改良などが施されているだろうから、いくつかの命令でスループットが上がったりレイテンシーが下がったりといった違いはあるだろうが、基本的には従来と変わらず、あとは動作周波数次第という感じである。
一方のEコア。ここで利用されているCrestmontはSierra Forestと共通である。違いがあるとすれば、コンシューマー向けであるからメモリーサブシステム周りはSierra Forestに搭載される“Xeon Advanced Features”はまるっと無効化されているものと思われる。
ただこれを除くと基本的にはまったく一緒であり、そうなるとSierra Forestのところで説明したように基本的なIPCにはほとんど差がないことになる。こうなると、このスライドに出てくる“IPC gains over prior E-cores(以前のEコアに比べて IPCが向上)”をどうやって獲得しているのかは現時点でははっきりしない。
少なくともVNNI周りの命令が多少高速化されたのはわかるし、分岐予測のメカニズムに改良があったらしいこともわかるのだが。
このあたりは12月の製品出荷に合わせて公開されるであろうSystem Optimization Manualあたりで出てくるかもしれない。
この連載の記事
-
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ