今週はAIプロセッサーの話はお休みいただき、Lakefieldを取り上げたい。Lakefieldに関してはジサトライッペイ氏による第一報がすでに上がっているのでご存じの方も多いかと思う。
この連載でも538回でLakefieldのSmall core側であるTremontの内部解説をしているが、今回は発表でわかったこととまだわからないことをまとめて紹介したい。
ダイサイズは82mm2?
通常インテルは製品をリリースするとそのダイ写真なりウェハーイメージなりを紹介してくれるのだが、現時点でLakefieldに関しては公式(News Roomページ)では未公開である。
ただ本国では電話会議の形でプレスブリーフィングがあったらしく、その際に追加でダイ写真が紹介されたというAndreas Schilling氏のツイートがある(同氏はhttps://www.hardwareluxx.de/のエディターの1人)。
Better resolution die shot of the compute die of a #Lakefield processor. pic.twitter.com/U0wv4OjS9g
— Andreas Schilling (@aschilling) June 10, 2020
実はこれ、同じものを入手できないかインテルに掛け合っているのだが今のところ返事がない。なのでいまいち真偽のほどは不明ではある。ただ実は今年5月、imgurにLakefieldのダイ写真が上がっており、これのタイトルが“Intel LKF 82mm2”となっている。
この2枚を試しに重ねた結果が下の画像で、見事に一致しており、おそらくはどちらも正しくLakefieldのものと思われる。
一応このどちらもがLakefieldのダイ写真だと仮定した場合、ダイサイズは82mm2というimgurの数字がわりと信憑性をもつものになる。
仮にこの82mm2が正しいとして内部解析をしてみたい。下の画像はimgurのイメージに、想定されるレイアウトを重ねたものである。

左上のブロックと左下ブロック、どちらがLLCかはかなり悩んだのだが、おそらくダイ左端中央にあるのがPCI ExpressのPHYで、となると左上はPCI ExpressのRoot Complexその他と考えられるため、左下がLLCと思われる
全体の4割近くをGen11 GPUが占め、中央にSunny Cove×1(下側)とTremont×4(上側)が並び、左側にUncoreの4MB LLCその他が集積される、わりと整然とした構成である。この画像からそれぞれのエリアサイズを推定すると、以下の表のようになる。
Lakefieldのエリアサイズ | ||||||
---|---|---|---|---|---|---|
Sunny Cove | 4.8mm2 | |||||
Tremont(1コア) | 0.93mm2 |
Sunny Coveのエリアサイズは、Ice Lakeでは6.9mm2と伝えられているが、これはLLCのSliceを混みにした数字で、LLCなしでは4.7mm2程度とされるので、ほぼ今回の推定と一致することになる。
そしてここから今回Tremontコアのエリアサイズが初めてわかったわけだが、1つあたり1mm2未満、4コア合計でも3.7mm2ほどでしかない。
もっとも実際には2つのTremontコアのクラスターの間にインターコネクトが入っており、4コア全体でのエリアサイズで言えば5mm2をやや超えるほどになる。
とはいえ、4コアのTremontと1コアのSunny Coveがほぼ同等のエリアサイズになるわけだ。性能/エリアサイズ比では悪くない結果だと思う。
ちなみにLakefield自身は下の画像のように、Compute DieとBase DieをFoverosで結合し、さらにDRAMをPOP(Package on Package)の形で搭載する構造なので、別にBase Dieが必要になる。こちらのダイサイズは不明だが、おそらく同等もしくはやや大きい程度に抑えられていると思われる。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ