Zen 2ではコアの構成を大きく変更
さて、それよりも大きな話はコアの構成である。Zenコアの場合は1チップでSoC構成になっていた。つまりCPUコアとキャッシュのみならずメモリーコントローラー、PCIeとインフィニティー・ファブリック共用のI/O、それとチップセットまでが統合されていた。これがZen 2世代では大きく変更されることになった。
“7nm CPU Chiplets”は要するにCPU側のダイであって、こちらはCPUとキャッシュ(おそらく3次キャッシュまで)、それとインフィニティー・ファブリックしか搭載されていない。メモリーコントローラやPCIeを含むI/O全部はすべて14nm I/O DIE側に移動した形になる。
こうした構成になる理由は2つ考えられる。1つは7nmプロセス側の制約である。TSMCはハイスピードロジック向けのIPをN7向けに用意しており、これに加えてさまざまなEDAベンダーやIPパートナーがハイスピードI/OのIPを提供する形になるが、そもそも7nmでは駆動電圧が低いため、それこそUSB 1.1/2.0で必要とされる5VやI2C/SPI、SATAなどの3.3V系の信号を駆動するのは結構大変である。
それもあって、現時点ではこうした(相対的に)高電圧なI/Oに関してはそもそもIPの提供が遅れている。したがって、これをCPUコアの中に統合するのはタイミング的に難しい。そこで、I/O周りは外部のコンパニオンチップにまとめてしまい、CPUコアとの間を高速リンクでつなぐ、という方式はZen 2に限らずしばしば見かける手法である。
やや古い話になるが、中国HiSiliconは2014年にTSMCの16FF(16FF+ではない)を利用した、32コアのCortex-A57を搭載したサーバー向けSoCを開発しているが、この時も16FFを利用して製造されたのはCortex-A57のみで、周辺チップは28nmプロセスで製造され、TSMCのCoWoSを使ってつなぐという形になっている。今回AMDも周辺I/O周りを外出しにするのは、プロセス技術上必須だっただろう。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ