スーパーコンピューターの系譜では、主にアメリカのシステムを取り上げており、そこに時々イギリスが混じる(前回のMeikoなど)といった具合だが、この時期米英だけがスパコンに取り組んでいたわけではなく、日本もまた積極的に参加していた。
このあたりの話、概略はWikipediaなどを見ていただければわかるかと思う。この話を真面目に書くとそれだけで連載何本分かになるので、とりあえず今回は触れないでおく。
もちろん他の国がなかったわけではなく、ヨーロッパでもいくつかの試みがなされていた。今回ご紹介するのはそのうちの1つ、ドイツのSUPRENUMである。

SUPRENUM-1
SUPRENUM、ドイツ語での正式名称はSUPerREchner fur NUMerische Anwendungen、英語ではSuper-Computer for Numerical Applicationsだが、ドイツ語表記の短縮形がSUPRENUMになり、これで一般的に通用する。これはドイツの産学協同プロジェクトとして1986年にスタートした。ちなみに参加団体は以下のとおり。
研究機関 |
---|
GMD(ドイツ国立情報処理研究所 現フラウンホーファー研究機構)傘下の2つの研究施設 KfA(ユーリッヒ原子力研究所 現ユーリッヒ研究センター) KfK(カールスルーエ原子力研究所 現カールスルーエ研究センター) DLR(ドイツ航空宇宙センター) |
大学 |
ダルムシュタット工科大学 ライン・フリードリヒ・ヴィルヘルム大学ボン(ボン大学) ブラウンシュヴァイク工科大学 ハインリッヒ・ハイネ大学 フリードリヒ・アレクサンダー大学エアランゲン=ニュルンベルク |
企業 |
シーメンス社KWU ドルニエ航空機製造(現フェアチャイルド) Krupp Atlas Elektronik GmbH(現Atlas Elektronik GmbH) Stollmann GmbH(現Stollmann Entwicklungs- und Vertriebs GmbH) |
これにSuprenum GmbHが加わった。SUPRENUM GmbHは名前の通り、SUPRENUMを製造・販売する目的で設立された会社であり、まずはPhase-1としてSUPRENUM-1の製造に取りかかった。
MIMDのプロセッサーにSIMDのベクトル処理能力を加えた
SUPRENUM-1
SUPRENUM-1はMIMDベースの超並列構成のシステムを目指して構築されることになった。もっとも単純なMIMDというよりもMIMD+ベクトルという、おそろしく重厚なシステムである。
SUPRENUM GmbHのKarl Solchenbach氏が1990年に発表した“SUPRENUM: Architecture and Applications”という論文によれば、コスト性能比を高めるためにSUPRENUMはMIMDの分散メモリー方式のプロセッサーにSIMDのベクトル処理能力を加えたもの、という説明がなされている。
論文は以下のとおり。「100MFLOPSの演算性能を実現する、もっともコスト効率の良いメカニズムはベクトルである。一方スーパーコンピューターをターゲットとしたMIMDのマルチプロセッサーは、単純なFPUユニットを利用してベクトルと同じ性能を得ようとしている」
「それゆえ、パラレリズムを2つのレベルに分け、ローカルではベクトルプロセシング、グローバルでは細粒度のMIMDを構成するSIMD/MIMDのミックスなマルチプロセッサーが一番パワフルなアーキテクチャーとなる」という。いや、それはそうなんだけど……という話である。
その話は後にして、SUPRENUM-1の中身はどんな感じかというと、下の画像がシステム全景である。16個のコンピューティングクラスターが2次元トーラスで総合接続され、次いでにUnixゲートウェイと接続される仕組みだ。各々のトーラスリング(SUPRENUM-busという名称だそうだ)は200Mbpsの速度となっている。
画像の出典はKarl Solchenbach氏の“SUPRENUM: Architecture and Applications”より。
コンピューティングクラスターの中身は、下の画像のように、320MB/秒のクラスターバスという、おそらく共有バスの上に16個のノード+αが接続された形である。
画像の出典はKarl Solchenbach氏の“SUPRENUM: Architecture and Applications”より。
このクラスターバスの実体がなにかはよくわからないのだが、時期や速度を考えると、VMEないしFutureBusの独自拡張版だったのではないかという気がする。
時期的にはVME320はもとよりFutureBus+ですら間に合わないが、VMEのままでは性能はピークで40MB/秒程度でしかない。ただ、後述するようにカードとコネクターは明らかにVMEのようなので、おそらく信号線の増強などで独自にバス幅や信号速度を増やして対応したものと思われる。
(→次ページヘ続く 「20本のキャビネットが並ぶ巨大なシステム」)

この連載の記事
-
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート - この連載の一覧へ