ロードマップでわかる！当世プロセッサー事情 第89回

2013年のIvy Bridge-EXへと続くIntelのサーバーCPU

2009年～2013年のインテル サーバーCPUロードマップ

Sandy Bridgeに続くリングバス構造を採用した
Nehalem-EXことXeon 7500

　2010年3月には、ハイエンド向けの「Nehalem-EX」こと「Xeon 7500」シリーズも投入されている。この製品はNehalemをベースにしているのだが、最大8つのコアと2ブロックのメモリーコントローラー、さらに4本のQPI Linkと8ブロックに分散された最大24MBの3次キャッシュを、二重構造になったリングバスでつなぐという重厚な構成であった。メモリーはCPUの外に用意されたメモリーハブ(SMB)を経由して、最大8チャンネル分のメモリーが利用できるというお化けCPUである。

Xeon 7500シリーズの構造図

　もっとも、この世代のリングバスはパフォーマンスなどの観点で、必ずしも成功したとは言いにくい。だが、このアイデアは次のSandy Bridgeで生かされることになったから、無駄とも言い切れないところだ。

　Xeon 7500シリーズは、全製品が2010年3月に発表されており、小出しの追加製品はない。用途を考えると、Xeon 7500はもっぱらエンタープライズ向けである。エンタープライズ向け製品はOEM先がシステム検証にかなりの時間をかけることを考えると、後追いでぽろぽろと製品を出されても、OEMが困ってしまうからだろう。

　メモリー容量だけを考えれば、このXeon 7500シリーズはHPC(High Performance Computing)にも向いていると言える。だが、メモリーアクセスのレイテンシーがNehalem-EPと比べて大幅に増えているために、科学技術計算などにはむしろ向かないと判断されたのだろうか。これを使ってHCPクラスタを組んだ例は、ほとんどない。

PCIeとQPI、DMIまで装備する変わり種CPU
Jasper Forest

　話をXeon 5000シリーズに戻す。2010年2月に、インテルは通信機器向けとして「Jasper Forest」というコード名で呼ばれる製品群を投入した。このシリーズは、BloomfieldとLynnfieldの折衷というか、ちょっと複雑な構成である。

Jasper ForestことXeon C5500/3500シリーズ

　ベースとなるのはDP向けのNehalem-EPで、メモリーチャンネルも3チャンネル分が装備されているが、それとは別にPCI Expressが内蔵されている。チップセットとの接続はQPIとDMIの両方のモデルが用意されており、どちらを使うかはシステム構成により変わる。

　ここで面白いのは、Jasper ForestではPCI Expressを使ってのDP以上の構成も可能なことだ。これは通信機器向けにはしばしば要求される構成である。そのためこれに合うように、BloomfieldにPCI ExpressとDMIを追加したのがJasper Forest、というわけだ。

　さらにJasper Forestが面白いのは、ほかにはこの構成を使う製品がないという点だ。もちろん、PCI Expressを無効にすればNehalem-EPやBloomfieldになるし、逆にQPIとメモリーを1チャンネル無効にすれば、Lynnfieldにも転用が(技術的には)可能だ。しかし登場時期から考えると、そうした転用はしていないだろう。

　そんなわけで、Jasper Forestコアは「Xeon xCx500」専用の製品となっている。「この改良は出荷数量面で割りに合うのか？」がちょっと謎だったが、Westmere系で更新される話も聞かないので、これはこれで帳尻があっているのかもしれない。