このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第89回

2013年のIvy Bridge-EXへと続くIntelのサーバーCPU

2011年02月21日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

2009年~2013年のインテル サーバーCPUロードマップ

Nehalem 32nm世代のWestmere-EPが
2010年3月に投入

 ここからが、ようやく32nm世代の話である。まず2010年3月に、DP/UP向けの「Westmere-EP」がリリースされた。これはNehalemの32nmプロセス版で、機能追加はほとんどなく(SSE 4.2とAES-NI命令が追加)、コアの数が最大6コアになった程度である。動作周波素は下が1.86GHzから上は3.46GHzまで。コア数は4または6コアで、幅広く製品が投入された。

 またこれに追加される形で、まもなく新SKU(Stock Keeping Unit)の製品が追加されるもようだ。Westmere-EPにはSandy Bridgeのチップセットバグの影響がないので、おそらく問題なく投入されると思う。ちなみにWestmere-EPの大半は、「Xeon 5600」シリーズとして投入されている。なおXeon UP向けは、「Xeon W3680」がまず2010年3月に登場して、次いで2010年8月に「Xeon W3670」が追加されたが、どうもこれらで打ち止めのようだ。

2011年以降のXeonは
Xeon E7/E5/E3のブランディングに

 ここからは将来の話である。「Xeon 3000/5000/7000」という名称が使われるのはWestmere-EPベースの製品が最後になる。今後の製品は、名称が「Xeon E7/E5/E3」に切り替わるもようだ。「Core i7/i5/i3」みたいな感じである。

 最初に投入される「予定だった」製品は「Sandy Bridge-DT」を使った製品で、ローエンド(あえてUPとは書かない)向けの「Xeon E3」シリーズとして投入されるはずだった。

 なぜ「予定だった」かといえば、これらがIntel P67/H67と同じ構成のチップセットを採用する予定だったから。こちらも例のバグの影響を受けて、ステッピング変更が必要になってしまったからだ。当初は2月中に発表の予定だったのが、この影響で早くとも3月末まではチップセットの準備ができないために、発表も延期せざるを得なくなったわけだ。そんなわけで、ロードマップ図には「2011/02?」と書いてあるが、実際は4月位になってから、後述のXeon E5/E7シリーズとまとめて発表されるかもしれない。

 最も大きく変更されたのが「Xeon E5」シリーズで、UP/DP/4Pの製品が合計4ラインも並ぶ予定だ。これはAMDの「Opteron 6000/4000」シリーズへの対抗と思われる。AMDはOpteron 6000シリーズで、「removed the 4P tax」(4P税の解消)を標語に、DPプロセッサーと4Pプロセッサーの価格差を、ほとんどなくすという戦略を取った(関連リンク)。

 これに対抗すべく、従来ならばDP構成に位置していたボリュームゾーンでUP~4Pのラインナップを並べて対抗する、という狙いはある意味わかりやすい。だが、その結果としてXeon E5のラインナップが複雑怪奇になってしまったのは、疑問に思わざるを得ない。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン