このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第120回

謎のプラットフォームが加わったXeon最新ロードマップ

2011年10月03日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

 今回はCPU黒歴史をお休みして、インテル「Xeon」のロードマップをアップデートしたい。基本的には連載89回と差がないのだが、妙なものが投入されることがわかったのでご紹介しよう。

CPU同士の接続用に位置づけが変わった
Sandy Bridge-EN/EPのQPI

Xeonシリーズの2009~2013年ロードマップ

 まず89回とのロードマップ図の違いを見ると、「Westmere-EX」ベースの製品に「Xeon E7-8870」が、「SandyBridge-DT」ベースの製品に「Xeon E3-1290」が追加された程度である。

 また89回のロードマップ図では、「Xeon E5-24xx」と「Xeon E5-16xx」の投入時期が「2010/03?」となっていたが、これは「2012/03?」の誤りだったので、これを修正している。「SandyBridge-EP」ベースの「Xeon E5-26xx」は、89回は「2011年10月?」と記したが、11月になりそうな雰囲気だ。

 基本となる製品動向に変化はないが、通信機器向けを中心に変則的な製品が投入されることがわかった。89回も解説したとおり、AMDの「4プロセッサー Tax」対抗のためにインテルは「Xeon E5」のパッケージを、当初予定していたLGA1356からLGA2011に切り替えた。

 ただし、全製品を切り替えたわけではなく、「Xeon E5-24xx/26xx/46xx」がLGA2011、「Xeon E5-16xx」がLGA1356という妙な構造になっている。ここで重要なのは、LGA1356が生き残ってしまったことであるが、これが妙な構成で利用されるということだ。

 図1は「Sandy Bridge-EN」を使った場合の2プロセッサーシステムの構成図である。QPIは1レーンのみ(速度は8.0GT/秒)で、チップセットの「Patsburg SSB-D」との接続は(LGA1366時代の)QPIに代えて、「DMI 2.0+PCI Express Gen3 x4」という構成になっている。

図1 Sandy Bridge-ENを2プロセッサー使ったシステム構成

 Sandy Bridge-ENはGPUを省いた代わりに、PCI Express Gen3を最大36レーン搭載する。そのためチップセットの接続も、PCI Expressのみでいいと判断したようだ。そのためQPIは、純粋にCPU同士の通信だけに使われるインターフェースに切り替わった。

 これが「Sandy Bridge-EPに切り替わるとどうなるか?」というのが図2である。本来Sandy Bridge-EPでは4プロセッサー以上の構成を可能にするシステムだったので、QPIのレーン数が多い。そのため2プロセッサー構成では、2本のQPIレーンを使ってCPU同士を接続するという構成になっている。DDR3は4チャンネルとなり、またPCI Express Gen3は合計40レーンに増えている。

図2 Sandy Bridge-EPを2プロセッサー使ったシステム構成

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン