ロードマップでわかる!当世プロセッサー事情 第800回
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU
2024年12月02日 12時00分更新
2週間空いてしまったが、再びHot Chipsの話に戻ろう。今回取り上げるBroadcomはCPUでもGPUでもNPUでもない。というか演算の話ではなく、インターコネクトの技術である。今年のHot Chipsでは、Broadcomとインテル、それとTeslaがインターコネクトの技術に関する発表を行なった。
このうちTeslaに関しては、物理層はイーサネットながらその上のプロトコルをDojo同士の通信に最適化したという話で、「Hot ChipsよりHot Interconnectsでやりなさい」という内容であった(それを言えばBroadcomとインテルもそうなのだが)。
これはこれでおもしろかったのだが、マニアックすぎるので割愛して、Broadcomとインテルの方を説明したい。ということで今回はBroadcomのCPO(Co-Package Optics)の話である。
光学インターコネクトにおいては
電気信号の遅さが問題になる
Package Opticsに関しては、連載676回のLightmatterの際に少し触れた。もっともLightmatterの場合、演算そのものを光ベースで行なっている関係で当然入出力も光信号になるため、光インターコネクトが必要である。
一方Broadcomの方は動機が違っている。同社は大規模イーサネットスイッチのベンダーでもあって、例えば2019年に発表したTomahawk 4ことBCM56990は、ワンチップで25.6Tbit/秒のスイッチング速度を誇る。25.6Tbitというのは400Gbitイーサネット×64ポート、200Gbitイーサネット×128ポート、100Gbitイーサネット×256ポートのいずれかを選択可能である。最大256ポートなので50Gbit×512ポートは不可能だ。
2022年には速度を2倍にしたTomahawk 5ことBCM78900を発表しており、800Gイーサネット×64~200Gbitイーサネット×256ポートまで対応。そして現在、速度をさらに倍にしたTomahawk 6を開発中であり、おそらく2025年頃には発表されると思われる。このスピードもたいがいなのだが、問題はこれをどうシャーシに実装するかである。
エンタープライズ向けのイーサネットスイッチの場合、トランシーバーモジュールと組み合わせて利用するのが一般的である。トランシーバーモジュールというのは、例えば安価な互換トランシーバーを多く提供しているFSの200/400/800Gイーサネットであればこんな感じだ。
実はイーサネットにもいろいろ規格があって、単に400Gイーサネットといっても山ほど、それこそIEEEで標準化された400GBASE-XXだけで10種類以上、ベンダー独自のものやIEEE以外で標準化されたものまで含めると20種類以上規格が存在する関係で、イーサネットのスイッチそのものはあくまでも電気的に400Gの信号のスイッチングができる機能に留め、個々のイーサネットの規格に合わせた光なり電気の信号の変調そのものは、トランシーバーモジュール側に留めておくことで、トランシーバーモジュールの交換で複数種類の規格に容易に対応できるようになっている。
ここまでは良いのだが、問題はスイッチチップとトランシーバーモジュールの間の配線である。400Gの場合、モジュールの規格としてはOSFP/QSFP-DD/CFP8の3種類が一般的(ほかにも独自のものがあるが割愛する)であるが、400Gbpsの電気信号なんて高速すぎて通せないので、実際には50Gbps×8での接続となる。
信号はディファレンシャルで、しかも双方向分が必要なので、1ポートのモジュールには8×2×2=32本の配線が必要になる。これが64ポートだと2048本、128ポートだと4096本もの配線となる。
それでもポート数が少ない、薄型のスイッチなら基板だけでなんとか配線ができるのだが、ポート数が増えるのにともなって厚みが出てしまう。

QuantaのQuantaMesh BMS T9032-IX9。1Uサイズで32ポートの400Gイーサネットポートを持つ。搭載されているスイッチはTomahawk 3
画像の出典は、Broadcomのプレスリリースより
1枚の基板で配線できなくなるとどうなるか? というのが下の画像だ。
大量の配線が筐体の中を這いまわっているわけで、この先信号の高速化やポート数が増えると、さらにシャレにならないことになる。また、本来光信号のイーサネットにもかかわらずスイッチは電気信号で実装され、トランシーバーの中で光と電気信号の双方向変換をしているわけだが、この際に問題になるのが電気信号の遅さである。
先に書いたが400Gなら50G×8で送受信しているので、トランシーバー内部には50G×8と400Gを双方向変換する回路(これはGearboxと呼ばれる)が必要になるが、このGearboxの消費電力がシャレにならない。これは速度差があるほど消費電力が増える傾向にある(100G×4と400Gの変換の方が消費電力が低い)ので、できればもう少し信号速度を引き上げたい。
前置きが長くなったが今回Broadcomが発表したCPOは、こうした問題を解決するための方策である。

この連載の記事
-
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート - この連載の一覧へ