ロードマップでわかる！当世プロセッサー事情 第722回

インテルの最新パッケージング技術でCPUが100×100mmに拡大　インテル CPUロードマップ

　5月18日、インテルは突然Advanced Packagingと題した説明会をオンラインで開催した。タイミングとしては突飛というか、なぜこの時期にこのテーマを？　となるし、初めて聞く話はないのだが、それでも以前からの疑問がいくつかクリアになったので説明しよう。

　ちなみにインテルのパッケージング技術は、連載627回のほかに、連載682回にHotChipsでの発表をベースに紹介しているので、これらからの差分という形での説明となる。

　連載682回の時点ではまだ第2世代Foverosに関しては量産製品は存在していなかったのだが、今年1月にPonte VecchioがIntel GPU Maxとして発売になったことで、Bump pitch 55μm EMIBと36μm Foverosの組み合わせ技もちゃんと量産できることが実証された格好になる。

ちなみにLakefieldに使われた第1世代のFoverosのBump Pitchは50μmであり、36μmはIntel GPU Maxが最初ということになる。その次がMeteor Lakeというわけだ

　さて、ここからの話が若干のアップデートである。下の画像がそのアップデートの項目だ。

アップデートの項目。強いて言えばGrass Core Substrateがまったく新しい話である

(1) FCBGA/FCLGAパッケージの寸法が最大92×92mmから100×100mmに拡大
(2) EMIBはBump Pitchの微細化ロードマップが55μm→45μm→36μmに変わり、36μm世代ではTSVが利用できるようになることが明らかにされた
(3) FoverosはBump Pitchが36μm→25μmになるとされた
(4) Foveros Directの第2世代はBump Pitchが9μmになると明らかにされた
(5) 次世代パッケージとしてガラスベースのSubstrate、およびCo-Package Opticsが提供される(予定)

基板のパッケージサイズを順次大きくしていく

　順に見ていくと、まず(1)のFCBGAの話だが、基板のパッケージサイズを今後100×100mm以上に引き上げられるとしている。もっともこれは一気にではない。まず2024年にこれまでの56×100mmという寸法を92×92mmまで拡張、また配線層を従来の24層から26層に引き上げるとする。次いで2026年にはこれを100×100mm超に拡張するという形だ。

　この92×92mm、という数字はEMIBでも出てくるあたり、2024年度に向けて新しい製造装置を導入、これが92×92mmに対応ということなのかもしれない。

　余談だが、インテルはこのFCBGA/FCLGAパッケージのシェアで4割を超えており、業界トップであるとしている。もっとも同社の提供しているFCBGA/FCLGAのBump Pitchはおおむね100μm程度なので、AMDがRadeon RX 7000シリーズの接続で利用できるレベルか？　というと少し怪しい。

インテルはこのFCBGA/FCLGAパッケージのシェアで4割を超えている。後でも出てくるが、このFCBGA/FCLGAのパッケージはプロセスノードや製造するファウンダリーと無関係に利用可能で、このパッケージ製造だけを受託するビジネスが盛況であるとしている

　さらに余談になるが、昨今OSAT(Outsourced Semiconductor Assembly & Test：要するに後工程の処理)を担うベンダーの技術開発もすさまじい。というのは、CoWoSでもEMIBでも良いのだが、シリコン・インターポーザーを使ってダイ同士を接続する方式が流行ってしまうと、こうしたシリコン・インターポーザーはそれこそTSMCだったりSamsungだったりUMCだったりインテルだったりといった、前工程を製造するファウンダリーが手掛けている関係で、ここの部分をファウンダリーに持っていかれてしまうことになる。

　そこで、従来のオーガニックパッケージを使いながら、シリコン・インターポーザーに負けないBump Pitchと配線密度を実現する、といった解決策を打ち出し始めており、Radeon RX 7000シリーズもこれを利用した格好だ。

　インテルは、今後もFCBGA/FCLGAパッケージ市場で存在感を維持したければ、こうした動きに対抗していかなければいけないわけだが、これはEMIBと思いっきりぶつかるという話でもあるので、このあたりをどういう方針にするつもりなのか興味ある部分だ。