Navi 31は動作周波数がNavi 21より30%アップ
チップレット周りでもう1つ、プロセスそのものについて。Navi 31のGCDは5nmプロセスで製造されることになったが、これとNavi 21を比較したのが下の画像だ。
同一周波数なら50%消費電力削減、同一消費電力なら30%性能向上としているが、TSMCがもともと説明していた数字で言えばN7からN5に移行するとロジック密度が最大80%向上するほかに、最大15%の速度向上と30%の消費電力削減が実現できるとしていた。
もっとも製品スペックで比較すると以下のようになってしまい、平均して1割程度の向上しか見られない。
RDNA 2(Radeon RX 6950 XT) : Game 2.1GHz/Boost 2.3GHz
RDNA 3(Radeon RX 7900 XTX): Game 2.3GHz/Boost 2.5GHz
“30% improvement in STA”というからには、もう少し動作周波数の差があってもいい気がするのだが、現実問題としてはそこまでの差は見られないようだ。
ただRDNA 2とRDNA 3ではそもそも演算器の数が2倍では効かない。96CU vs 80CUながら、RDNA 3の方が実質2倍の演算器を実装していることを考えると2.4倍になる。
2.4倍の演算器をほぼ同等の消費電力でまわしながら、動作周波数が1割向上しているというのは冷静に考えればものすごい差であって、この原動力の1つがTSMCのN5の利用ということになる。
Ryzen 7000では動作周波数の高さと、これにともなう消費電力の高さが問題になったTSMCのN5だが(Ryzen 7000シリーズもECOモードで動作させると、ものすごく優秀な性能/消費電力比なのだが)、Navi 31ではうまく特性を引き出せたと言えるだろう。
1つには最大で2.5GHzと、GPUにしては高い動作周波数だが、CPUで見たらピークの半分くらいの消費電力効率の良いと言われるあたりで利用していることが挙げられるだろう。
ということでチップレット構造を説明していたらページが終わってしまった。次回はCUの中身を解説したい。

この連載の記事
-
第863回
PC
銅配線はなぜ限界なのか? ルテニウムへの移行で変わる半導体製造の常識と課題 -
第862回
PC
「ビル100階建て相当」の超難工事! DRAM微細化が限界を超え前人未到の垂直化へ突入 -
第861回
PC
INT4量子化+高度な電圧管理で消費電力60%削減かつ90%性能アップ! Snapdragon X2 Eliteの最先端技術を解説 -
第860回
PC
NVIDIAのVeraとRubinはPCIe Gen6対応、176スレッドの新アーキテクチャー搭載! 最高クラスの性能でAI開発を革新 -
第859回
デジタル
組み込み向けのAMD Ryzen AI Embedded P100シリーズはZen 5を最大6コア搭載で、最大50TOPSのNPU性能を実現 -
第858回
デジタル
CES 2026で実機を披露! AMDが発表した最先端AIラックHeliosの最新仕様を独自解説 -
第857回
PC
FinFETを超えるGAA構造の威力! Samsung推進のMBCFETが実現する高性能チップの未来 -
第856回
PC
Rubin Ultra搭載Kyber Rackが放つ100PFlops級ハイスペック性能と3600GB/s超NVLink接続の秘密を解析 -
第855回
PC
配線太さがジュース缶並み!? 800V DC供給で電力損失7~10%削減を可能にする次世代データセンターラック技術 -
第854回
PC
巨大ラジエーターで熱管理! NVIDIA GB200/300搭載NVL72ラックがもたらす次世代AIインフラの全貌 -
第853回
PC
7つのカメラと高度な6DOF・Depthセンサー搭載、Meta Orionが切り開く没入感抜群の新ARスマートグラス技術 - この連載の一覧へ


