優秀な検索エンジンを搭載
ハードウェアアクセラレーターも複数実装
Cassiniに新たに搭載された機能としては、Hardware List Matchingがある。要するにリストの中から、渡されたデータに当たるものを検索する処理である。HPCではこの処理が結構多いのだが、Cassiniでは最大64億Match/秒という猛烈な検索エンジンが搭載されており、この処理をCPUから完全に分離できるとしている。
実際の性能が下の画像だ。左は検索対象数と処理メッセージの数の比較で、おおむね50~60個くらいまでで言えば16プロセッサーで3千万メッセージ/秒程度、48プロセッサーでは8千万メッセージ弱の処理が可能である。右はMPIを使ってのメッセージサイズとメッセージレートの関係で、64Bytesあたりまでほぼ一定(1億メッセージ/秒弱)の処理性能を維持できているのがわかる。
またMPIを使う際に共有メモリーを利用することも多いが、ここでもハードウェアアクセラレーターがいくつか搭載されている。
特にFI_MOREオプション(libfabricというライブラリーで提供されているオプション。これが指定されると、ある書き込みリクエストに続く形で追加の書き込みがあることが明示的に示される)を指定した場合、書き込み速度が50%以上上がる(ただし64Bytesまで)といった結果が示されている。これだけの速度でネットワーク経由での読み書きは、通常のイーサネットではやや厳しいところである。
ネットワークからの通信をトリガーにして処理する機能も提供されており、並列処理を行なう際の自由度の高さをハードウェア的に担保している(凝ったことをしてもハードウェア的に処理されるので遅くならない)ことが特徴である。
現在HPEはこれに続き、400Gイーサネット×2となるCassini 2を設計中である。プロセスもTSMCのN7に切り替わるそうで、これは将来のHPC向けに採用されるだろう。ただ、AMDのEl Capitanに間に合うかどうかは微妙なところ。その先を狙ったもの、と考えておいた方が無難だろう。

この連載の記事
-
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート - この連載の一覧へ