MilanをベースにしたEPYCがまもなく発表
MilanをベースにしたThreadripperもありうる?
ということでここからは今後の話を。インテルだけでなくAMDもCESで発表を予定している。というよりLisa Su CEOが基調講演を1月12日の午前11時(日本時間では1月13日の午前1時)に行なうので、この中で新製品が発表されるのは間違いない。
ここで発表される最初の製品はおそらくMilanベースの第3世代EPYCである。要するにZen 3コアを搭載したEPYCだ。連載590回の最後に掲載したスライドにもあるように、すでにMilanは一部の顧客に出荷開始されている。
おそらくその一部の顧客の1つはローレンス・バークレー国立研究所で、同研究所が2021年から運用を開始するPerlmutter向けである。他にもいくつか、MilanベースのEPYCで先行テストをしっている顧客はいるはずで、このあたりは基調講演の中で説明されるかと思う。
このMilanをベースにしたThreadripperが、ひょっとするとやはり基調講演の中で紹介される「かもしれない」。Genesisというすさまじいコード名を与えられた第4世代のThreadripperであるが、プラットフォームそのものはsTRX4がそのまま継続される形になるだろう。
もっとも、これがThreadripperのままなのか、それともThreadripper Proブランドになるのか(もしくは両方出るのか)は、現時点ではまったくわからない。前回のインテルCPUロードマップでも書いたが、コンシューマー向けに関してはRyzen 9がいい感じに利用されており、Threadripperは完全にワークステーション用途になっているため、競合はすでにXeon-Wである。それもあって、もうThreadripper Proブランドでしか製品が登場しない可能性もある。もっともそれで別段困ることはないと思うが。
Ryzen 5000Gシリーズは
CezanneコアとLucienneコアが混在
さて、問題はおそらく同時に発表されるであろうRyzen 5000Gシリーズである。こちらは少し複雑なことになっている。Cezanne(セザンヌ)というコード名で知られる新しいコアはZen 3+Vega 8の組み合わせで、やはりTSMC N7で製造される。3次キャッシュはユニファイドで16MBに強化された。さすがに32MBにはならなかったが、このあたりはダイサイズとのバーターでもあるだろう。
GPUは引き続きVega 8のままで、Naviは次世代に持ち越しになった。これもちょっと残念といえば残念なのだが、GPUを強化してもメモリーバスがDDR4-3200×2chのままでは性能改善の効果は薄い。だからといってRadeon RX 6000シリーズのように大容量のインフィニティーキャッシュを搭載すると、ダイサイズが大幅に増えることになってしまい、こちらも難しくなる。
このあたりを勘案すると、Vega 8のままでも十分(これ以上GPUの性能を上げてもメモリーバス側が追い付かない)という判断だったと思われる。結果、GPU性能に関して言えばRenoir世代と大きく変わらないと思われるが、CPUコアの方はZen 3に切り替わったことでIPCが大幅に改善すると見込まれており、その意味ではトータルの性能は間違いなく引きあがっているだろう。このCezanneはRyzen 3/5/7の各SKUに投入される。
厄介なのはこのRyzen 5000GシリーズにはCezanneの他にLucienne(ルシエンヌ)というコアが混じることだ。このLucienneとはRenoir Refreshである。コード名のLucienneというのもそれを物語っている。
そもそもMatisse/Picasso/Renoir/Cessanne/Vermeerはいずれもヨーロッパの有名な画家の名前であるが、Lucienneは1881年生まれのLucienne Bissonである。彼女も画家ではあるが、決して有名とは言えない。それにもかかわらずコード名として使われたのは、彼女がRenoirの隠し子(ちなみに母親はやはり画家のFrederique Vallet-Bisson)だったことに因んでいると思われる。
名前の由来はどうでもいいのだが、この世代ではZen 3ベースのCezanneとZen 2ベースのLucienneの2種類のコアが混じる形で提供されることになる。2021年のCESではまずモバイル向けのSKUが発表され、ロードマップ図に書いたデスクトップ向けは後追いになると思われるのだが、そのモバイル向けのSKUは下表のようになると伝えられている。
モバイル向けCezanneとLucienneのSKU | |||||||||
---|---|---|---|---|---|---|---|---|---|
Model | Codename | Core数 | Thread数 | L3 Cache (MB) | 動作周波数(GHz) | GPU | TDP(W) | ||
Boost | Base | CU数 | 動作周波数 (GHz) | ||||||
Ryzen 7 5800U | Cezanne | 8 | 16 | 16 | 4.4 | 2.0 | 8 | 2.0 | 15(10~25) |
Ryzen 7 5700U | Lucienne | 8 | 4.3 | 1.8 | 1.9 | ||||
Ryzen 5 5600U | Cezanne | 6 | 12 | 12 | 4.2 | 2.3 | 7 | 1.8 | |
Ryzen 5 5500U | Lucienne | 8 | 4.0 | 2.1 | 1.8 | ||||
Ryzen 3 5400U | Cezanne | 4 | 8 | 8 | 4.0 | 2.6 | 6 | 1.6 | |
Ryzen 3 5300U | Lucienne | 4 | 3.85 | 2.6 | 1.5 |
ちなみにこれで全部ではなく、TDP 35/45WのH/HSシリーズもあるが、これはRyzen 7のみになりそうだ。もう見ておわかりの通り、Ryzen 3/5/7のすべてのセグメントでCezanneとLucienneが混在する形で提供されることになる。Cezzanneの方が若干動作周波数も高く、かつIPCも上なのでその分性能は高くなる。
一方LucienneはBaseまたはBoostの動作周波数をRenoirから1bin(100MHz)程度引き上げたもので、基本的にRenoirと大差はない。なのでCezanneとLucienneは性能的には結構大差になるわけで、その分価格を引き下げての提供になりそうだ。

この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ