新年になったので、今週から久々にロードマップのアップデートをお届けしよう。といっても後述するように、来週のCESでもう少しいろいろ話が出てくるとは思うのだが、これに先んじて判明している範囲で解説していく。
Ice Lake-SPのXeon-Wが4月頃発売
最大コア数は56?
ロードマップそのものは連載585回に出したものと「ほぼ」同じである。もう少しRocket Lakeに関する詳細が明らかになったので、これを埋める程度である。上から順に説明しよう。
まずXeon-Wについてだ。こちらは、おそらくIceLake-SPをベースにしたもので置き換えるはずだ。Hot Chipsでは最大でも28コアまでの構成しか示されなかったのだが、2020年11月にオンラインで開催されたSC 2020においてインテルはIce Lake-SPベースの32コアCPU×2の構成が、EPYC 7742×2よりも高速という説明をした。

対象は64コアのEPYC 7742×2のシステムで、これを32コア IceLake-SP×2のシステムと比較したそうだ。Ice Lake-SPの方は動作周波数2.2GHzで、メモリーはどちらも256GB DDR4-3200だそうである
性能そのものはLAMMPSで1.2倍、NAMD STMVでも1.2倍、Monte Carloで1.3倍、Ice Lakeの方が高速というもので、Ice Lakeの方が稼働コア数が少ない(ちょうど半分)のに1.2~1.3倍高速というアピールである。
ただこれはAVX512に最適化されたベンチマークという面があるので、AVX512に未対応なEPYCが遅いのはある意味当然である。それより問題はこれが32コアだということだ。
そもそもIce Lakeは最大何コアまで用意されるのか? という話で、公式には一切発表がないのだが、筆者は56コアではないかと想像している。少し前の話になるが、2019年8月にCooper Lakeが発表されたときのリリースで、2020年前半には標準的なソケットに装着できる56コア製品を投入する、と豪語した話は連載524回で説明した通りだ。言うまでもなくこんな話はどっかに消えてしまったわけだが、実は先のリリースをよく読むと、
- Cooper Lakeは“Next Gegeneration Intel Xeon Scalable Processor”である。
- 2020年前半にはNext Generation Xeon Scalable Processorで56コアの製品を出す。
とは書いてあるが、“Next generation Xeon Scalable ProcessorはCooper Lakeだけである”とはどこにも書いてない。
実際この第3世代、当初はCooper LakeとIce Lakeの両方が同時に投入予定であった。となれば、56コアはIce Lake-SPで実現予定だったとしても不思議ではないというか、他に考えようがない。14nmのCooper Lakeで56コアが実現できると考える方がどうかしているというべきか。MCM構成で56コアを無理やり実現したCascade Lake-APを見ていれば、あれを標準のソケットに収めるのはどう見ても無理というのは容易に想像がつく。

この連載の記事
- 第598回 最後のAtomとなるChromebook向けプロセッサーのJasper Lake インテル CPUロードマップ
- 第597回 Ryzen 5000Gシリーズに2つのコアが混在する理由 AMD CPUロードマップ
- 第595回 嗚呼憧れのReconfigurable Processor AIプロセッサーの昨今
- 第594回 数は力? RISC-VベースのAIチップを開発するEsperanto AIプロセッサーの昨今
- 第593回 車載向け市場にフォーカスしたGSP AIプロセッサーの昨今
- 第592回 自社専用と割り切ったからできたAlibabaのHanguang 800 AIプロセッサーの昨今
- 第591回 スタートアップ企業のMythicが実現した超低消費電力AIプロセッサー AIプロセッサーの昨今
- 第590回 Radeon Instinct MI100が採用するCDNAアーキテクチャーの内部構造 AMD GPUロードマップ
- 第589回 AIチップの性能評価基準を考えさせるFlex Logic AIプロセッサーの昨今
- 第588回 Ryzen 5000シリーズはなぜ高速なのか? 秘密はZen 3の内部構造にあり AMD CPUロードマップ
- この連載の一覧へ