新年になったので、今週から久々にロードマップのアップデートをお届けしよう。といっても後述するように、来週のCESでもう少しいろいろ話が出てくるとは思うのだが、これに先んじて判明している範囲で解説していく。
Ice Lake-SPのXeon-Wが4月頃発売
最大コア数は56?
ロードマップそのものは連載585回に出したものと「ほぼ」同じである。もう少しRocket Lakeに関する詳細が明らかになったので、これを埋める程度である。上から順に説明しよう。
まずXeon-Wについてだ。こちらは、おそらくIceLake-SPをベースにしたもので置き換えるはずだ。Hot Chipsでは最大でも28コアまでの構成しか示されなかったのだが、2020年11月にオンラインで開催されたSC 2020においてインテルはIce Lake-SPベースの32コアCPU×2の構成が、EPYC 7742×2よりも高速という説明をした。

対象は64コアのEPYC 7742×2のシステムで、これを32コア IceLake-SP×2のシステムと比較したそうだ。Ice Lake-SPの方は動作周波数2.2GHzで、メモリーはどちらも256GB DDR4-3200だそうである
性能そのものはLAMMPSで1.2倍、NAMD STMVでも1.2倍、Monte Carloで1.3倍、Ice Lakeの方が高速というもので、Ice Lakeの方が稼働コア数が少ない(ちょうど半分)のに1.2~1.3倍高速というアピールである。
ただこれはAVX512に最適化されたベンチマークという面があるので、AVX512に未対応なEPYCが遅いのはある意味当然である。それより問題はこれが32コアだということだ。
そもそもIce Lakeは最大何コアまで用意されるのか? という話で、公式には一切発表がないのだが、筆者は56コアではないかと想像している。少し前の話になるが、2019年8月にCooper Lakeが発表されたときのリリースで、2020年前半には標準的なソケットに装着できる56コア製品を投入する、と豪語した話は連載524回で説明した通りだ。言うまでもなくこんな話はどっかに消えてしまったわけだが、実は先のリリースをよく読むと、
- Cooper Lakeは“Next Gegeneration Intel Xeon Scalable Processor”である。
- 2020年前半にはNext Generation Xeon Scalable Processorで56コアの製品を出す。
とは書いてあるが、“Next generation Xeon Scalable ProcessorはCooper Lakeだけである”とはどこにも書いてない。
実際この第3世代、当初はCooper LakeとIce Lakeの両方が同時に投入予定であった。となれば、56コアはIce Lake-SPで実現予定だったとしても不思議ではないというか、他に考えようがない。14nmのCooper Lakeで56コアが実現できると考える方がどうかしているというべきか。MCM構成で56コアを無理やり実現したCascade Lake-APを見ていれば、あれを標準のソケットに収めるのはどう見ても無理というのは容易に想像がつく。

この連載の記事
- 第712回 推論をわずか20mWで実行するエッジAIチップ「ERGO」 AIプロセッサーの昨今
- 第711回 Teslaの自動運転に欠かせない車載AI「FSD」 AIプロセッサーの昨今
- 第710回 Rialto BridgeとLancaster Soundが開発中止へ インテル CPUロードマップ
- 第709回 電気自動車のTeslaが手掛ける自動運転用システムDojo AIプロセッサーの昨今
- 第708回 Doomの自動プレイが可能になったNDP200 AIプロセッサーの昨今
- 第707回 Xeon W-3400/W-2400シリーズはワークステーション市場を奪い返せるか? インテル CPUロードマップ
- 第706回 なぜかRISC-Vに傾倒するTenstorrent AIプロセッサーの昨今
- 第705回 メモリーに演算ユニットを内蔵した新興企業のEnCharge AI AIプロセッサーの昨今
- 第704回 自動運転に必要な車載チップを開発するフランスのVSORA AIプロセッサーの昨今
- 第703回 音声にターゲットを絞ったSyntiant AIプロセッサーの昨今
- 第702回 計52製品を発表したSapphire Rapidsの内部構造に新情報 インテル CPUロードマップ
- この連載の一覧へ