新年になったので、今週から久々にロードマップのアップデートをお届けしよう。といっても後述するように、来週のCESでもう少しいろいろ話が出てくるとは思うのだが、これに先んじて判明している範囲で解説していく。
Ice Lake-SPのXeon-Wが4月頃発売
最大コア数は56?
ロードマップそのものは連載585回に出したものと「ほぼ」同じである。もう少しRocket Lakeに関する詳細が明らかになったので、これを埋める程度である。上から順に説明しよう。
まずXeon-Wについてだ。こちらは、おそらくIceLake-SPをベースにしたもので置き換えるはずだ。Hot Chipsでは最大でも28コアまでの構成しか示されなかったのだが、2020年11月にオンラインで開催されたSC 2020においてインテルはIce Lake-SPベースの32コアCPU×2の構成が、EPYC 7742×2よりも高速という説明をした。
性能そのものはLAMMPSで1.2倍、NAMD STMVでも1.2倍、Monte Carloで1.3倍、Ice Lakeの方が高速というもので、Ice Lakeの方が稼働コア数が少ない(ちょうど半分)のに1.2~1.3倍高速というアピールである。
ただこれはAVX512に最適化されたベンチマークという面があるので、AVX512に未対応なEPYCが遅いのはある意味当然である。それより問題はこれが32コアだということだ。
そもそもIce Lakeは最大何コアまで用意されるのか? という話で、公式には一切発表がないのだが、筆者は56コアではないかと想像している。少し前の話になるが、2019年8月にCooper Lakeが発表されたときのリリースで、2020年前半には標準的なソケットに装着できる56コア製品を投入する、と豪語した話は連載524回で説明した通りだ。言うまでもなくこんな話はどっかに消えてしまったわけだが、実は先のリリースをよく読むと、
- Cooper Lakeは“Next Gegeneration Intel Xeon Scalable Processor”である。
- 2020年前半にはNext Generation Xeon Scalable Processorで56コアの製品を出す。
とは書いてあるが、“Next generation Xeon Scalable ProcessorはCooper Lakeだけである”とはどこにも書いてない。
実際この第3世代、当初はCooper LakeとIce Lakeの両方が同時に投入予定であった。となれば、56コアはIce Lake-SPで実現予定だったとしても不思議ではないというか、他に考えようがない。14nmのCooper Lakeで56コアが実現できると考える方がどうかしているというべきか。MCM構成で56コアを無理やり実現したCascade Lake-APを見ていれば、あれを標準のソケットに収めるのはどう見ても無理というのは容易に想像がつく。
この連載の記事
-
第769回
PC
HDDのコントローラーとI/Fを一体化して爆発的に普及したIDE 消え去ったI/F史 -
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 - この連載の一覧へ