ロードマップでわかる!当世プロセッサー事情 第590回
Radeon Instinct MI100が採用するCDNAアーキテクチャーの内部構造 AMD GPUロードマップ
2020年11月23日 12時00分更新
ついにAMDもダイサイズが700平方mm超え
話をダイに戻そう。妙に解像度が低いAMD提供のダイ写真がおそらく縦横比がほぼ正しいイメージと推察されるが、HBM2の寸法から推定するとCDNA 1.0のダイサイズは24.0×31.8mmで763.2mm2となる。ついにAMDも700mm2超えである。NVIDIA A100の826mm2にはやや負けるが、それでもモンスターであることは疑う余地がない。それは冗長XCUを用意しないとまずいのも理解できる。
2 EPYC+8 Radeon Instinct MI100の
理論性能はFP64でおおむね85TFlops程度
さてこのRadeon Instinct MI100であるが、最初のターゲットはオークリッジ国立研究所のFrontierであろう。連載510回で触れたが、オークリッジ国立研究所はAMDのカスタム版EPYC+Radeon Instinctの構成で1.5 EFlopsの性能のFrontierを2021年からインストール開始し、2022年に運用開始となる。
ただ、連載510回の後半で書いたように、本命となるのは5nm世代のEPYC+おそらくCDNA 2.0ベースのRadeon Instinctである。
これに先駆けてオークリッジ国立研究所ではソフトウェアの移植を進める必要がある。すでにオークリッジ国立研究所はAMDの開発キット「ROCm 4.0」をベースにソフトウェアを開発すると表明しており、このソフトの移植のプラットフォームとなるマシンが必要であり、ここに第3世代EPYCと組み合わせたシステムを納入すると思われる。
やや古い話だが、IBMがオークリッジ国立研究所とローレンス・リバモア国立研究所にSierra/Summitを納入する前段階として、POWER8+Keplerベースのシステムが納入されたという話を連載373回で紹介したが、これと同じ話である。
AMDはすでに第3世代のEPYCであるMilanを、特定顧客向けにサンプル出荷を開始していることを明らかにしており、Frontier開発用マシンとしてRadeon Instinct MI100と一緒にオークリッジ国立研究所に納入がスタートしていると思われる。
まだMilanの性能などは明らかになっていないが、例えばEPYC 7742の場合の理論最大性能は2304GFlopsとされており、仮にFPUに関してもALUと同程度に性能が上がったとすれば2700GFlops程度。ということは2 EPYC+8 Radeon Instinct MI100の理論性能はFP64でおおむね85TFlops程度になる。
1ノードで85TFlopsだとすると、これで1.5 EFlopsを実現するためには17647ノードが必要になる計算だ。これは実現不可能な数ではないが、フル稼働時にEPYCが200W、Radeon Instinct MI100が300Wの消費電力だとするとノードあたり2.8KW。これが17600ノードだと消費電力はおよそ50MWになる。
これはCPUとGPUの分だけで、ストレージやインターコネクトの分を含んでないため、これを加味するとざっくり2倍で100MWであろうか? 1Exaflopsあたり66MWというのはやはり大きすぎる。おそらく本番はGenoa(第4世代EPYC)+CDNA 2.0ベースのRadeon Instinctになるだろう。
この世代は5nmに移行することが明らかになっており、確実に消費電力あたりの性能を上げている、つまり同じ性能なら消費電力を下げられるからだ。
その意味では、今回のRadeon Instinct MI100の発表はFrontierやその後に控えているEl Capitanに続くであろうステップを確実に踏んでいることを実証できたという、非常に意味のある発表なのである。

この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ