10nmプロセスの問題点は
配線の微細化
昨今なぜ配線層が急に問題になってきたかというと、配線の微細化が進んだからだ。連載419回のMetal Pitchをご覧いただくとわかるが、32nm世代では配線の間隔は100nm程度であった。これが10nm世代では36nmまで狭まっている。
ちなみにこの100nmや36nmというのは配線の幅そのものではなく、配線同士の間隔であって、配線そのものの幅はインテルは公表していない。
ただラフに言えばほぼMetal Pitchの半分なので、100nm世代なら50nmほど、36nmということは18nmという計算になる。ただ、50nmなり18nmがまるごと全部配線ではない。
画像の出典は、IEDM 2017におけるIntelの“A 10nm High Performance and Low-Power CMOS Technology Featuring 3rd Generation FinFET Transistors, Self-Aligned Quad Patterning, Contact over Active Gate and Cobalt Local Interconnects”という論文。
下図がその配線部の中身だが、誘電体は考える必要がないのでおいておくと、まず外側にバリア層がある。これは銅配線の際に導入されたものである。銅は抵抗が低い代わりに、他の材料を汚染するという厄介な性質があり、この銅イオンが外部に逃げ出さないように封をするのがバリア層である。
これが数nmほどの厚みがある。次がライナー層で、配線材料(銅)とバリア層をくっつける、いわば接着剤の様な機能を持つものだが、こちらも数nmの厚みがある。仮にバリア層とライナーがどちらも1nmの厚みだとすると、50nmの場合銅配線の実質的な幅は46nmであるが、18nmの場合は14nmまで減ることになる。配線を微細化といっても、バリア層やライナーの厚みはそうそう変えられないからだ。
エレクトロマイグレーションの発生には、配線材料の電子の平均自由行程と呼ばれるものが関係してくる。これもラフに言えば、配線幅が平均自由行程を下回るほど狭くなると、急激に衝突が発生することになる。銅配線の中での電子の平均自由行程は40nmほどであり、32nm世代の46nm幅ならそれほど問題はないが、10nm世代の14nm幅ではかなり厳しい。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ