ロードマップでわかる！当世プロセッサー事情 第652回

ついにPGAからLGAに変更されるZen 4 Ryzen　AMD CPUロードマップ

コア数を増やすトレンドに従い
Zen 4 Ryzenには4ダイ構成が投入される？

　次に、明らかに余分なスペースが増えたZen 4 Ryzenの目的は何か？　という話だが、筆者なりの回答が下の画像だ。つまり4ダイ構成で最大32コア/64スレッド製品がZen 4世代で投入されると予測する。

ここではCCD/IODともにZen 3のものを等倍拡大したが、実際にはIODはもう少し横長になるかもしれないし、CCDの縦横比が変わっても不思議ではない。配置もこんな風にならずに、もう少し整然と並ぶ可能性もある。あくまでもCCD×4+IODになる、という以上の意味ではない

　これはパッケージサイズからの推定ではあるが、市場の需要を考えても理にかなっている。まずZen 4の世代ではGenoaが96コア/192スレッドになり、Bergamoは128コア/256スレッドに達する。

　ということは、Threadripper Proも当然ハイエンドは96コアであり、ミドルレンジが72コアや48コアになる。つまり32コア製品は、Threadripper Proで出るかどうか微妙なラインになるわけだ。

　加えて、インテルもこの市場に多コア製品を投入する。Alder Lakeは8P+8Eで16コア/24スレッドだが、次のRaptor Lakeは8P+16Eで24コア/32スレッドに達すると言われており、コア数が増えるトレンドそのものは引き続き健在である。

　昨今ではAIを利用した機能を搭載したアプリケーション(Photoshopだけでなく、Officeなどにも搭載されている)が増えており、コア数の多さがそのまま性能に直結しやすい環境がそろい始めてきたこともこれを後押ししている。

　もちろん全SKUが4ダイというわけではなく、Ryzen 9(あるいはさらにその上？)のSKUだけで、ローエンドは1ダイということになると思うが、製品差別化という観点でもダイ数のオプションが広がるのは悪いことではない。

　ちなみに上の画像でIODが上側に配されているのは、パスコンの位置関係からの考察である。IODにもパスコンは必要だが、それよりもCCDの方が消費電力が多いから、当然CCDのそばにパスコンを並べる必要がある。そうなると、下半分にCCDが集まり、上側にIODという位置関係になるかな？　というのが筆者の判断だ。

　ついでに内部構造についても簡単に触れておきたい。実はいまだにZen 4の正確な中身は不明である。以前Ryzenが出る「前」に、GCCに対するzenver1パッチの情報から内部推定をしたことがある。その後AMDはZen 2/Zen 3に対するGCCパッチを投稿しているのだが、現在進行中のGCC 12に対してのzenver4パッチがまったく上がっていないためだ(Redditでもこの件で投稿があった)。

　ただ筆者は別件でZen 3の内部解析をした結果で言えば、4命令同時デコードのx86プロセッサーとして、Zen 3コアは一番高い完成度を持っていると判断している。

　もちろん改良の余地があり、それはZen 3+としてリリースされたわけだが、競合であるAlder Lake(Golden Cove)はPeak 6命令/サイクル、Sustained 5命令/サイクルのデコーダーとそれをカバーするアウト・オブ・オーダー構成のバックエンドを組み合わせることでZen 3を上回るIPCを実現しており、AMDもZen 4世代で5命令/サイクルのデコーダー＋それに見合うアウト・オブ・オーダーのバックエンドを実装すると想像している。

　下図は、Zen 3の構造をそのまま5命令/サイクルに拡張した構成例だが、整数部はおそらくALU×5、AGU×4、BR×2(うち1つはALUと共用)といった構成になる。

Zen 3の構造をそのまま5命令/サイクルに拡張した構成図

　FPU側はZen 3と同じだが、2つの256bit FPUが連携してAVX512演算を1命令/サイクルで処理可能になっていると思われる(これをカバーするために、AGUは×4構成を想定している)。