ロードマップでわかる!当世プロセッサー事情 第578回
Ice Lake-SPはスループットがSkylake-SPの2倍以上になる インテル CPUロードマップ
2020年08月31日 12時00分更新
Ice Lake SPでは256H/512L系の命令を
動作周波数を下げずに実行可能になった
もっとも若干の変更箇所がある。下の画像はクライアント向けIce Lakeの構造であるが、変更点として2つが挙げられる。
画像の出典は“Intel 64 and IA-32 Architectures Optimization Reference Manual”のFigure 2-1
- Ice Lake-SPではPort 5に2つ目のAVX512 FMA Unitが追加された
- L2 Cacheが512KB→1.25MBに増量された
Out-of-orderのWindow SizeやScheduler Entries、In-fligh Loads/Storesの数などはクライアントと変わらないが、これはこのあたりに手を入れるとバランスの調整が大変になるためと思われる。TLB(Translation Lookaside Buffer)のサイズなども一緒である。
Sky Lake-SPから比べるとL1 Data Cacheのサイズも増えるなど、全般的にバッファを大きめにしている感じが強いが、これはプロセス微細化で利用できるトランジスタ数が増えたことも大きな要因だろう。
新たに追加された命令に関しては、これはクライアント向けのIce Lakeと違いがない。
なお、コア周りで言えば省電力関連でいくつか変更や新機能がある。まずAVX Frequency Improvement。
もともとSkylake-SPの時代から、AVX256/AVX512をフルに使おうとする場合、動作周波数を若干引き下げる必要があった。これがIce Lake-SPでは、完全ではない(512Hでは多少下がる)ものの、256H/512L系の命令では動作周波数を下げずに実行可能になった。
またSpeed Select Technologyが4種類の手法を選べるようになったのも新機能の1つである。
ちなみに詳細な説明がなかったので今ひとつインプリメントが筆者も理解できていないのだが、新たにMulti-Bufferなる手法を利用可能になった「らしい」。
要するに複数のデータストリームを並行してFetchできるようになったため、AVXやSHA/GFNIといった処理においては大幅に性能が改善されるらしいのだが、このBufferというのが物理的にどこの話で、どういう命令を使うとこのMulti-Bufferが実現できるのか、は今のところ定かではない。
このあたりはSoftware Optimization ManualがIce Lake-SPに対応して、もう少し具体的な説明が出てくるのを待つしかなさそうだ。
この連載の記事
-
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 -
第758回
PC
モデムをつなぐのに必要だったRS-232-CというシリアルI/F 消え去ったI/F史 - この連載の一覧へ