このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第574回

さらに遅れるインテルの7nm、遅れを挽回する秘策とは? インテル CPUロードマップ 

2020年08月03日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

インテルの7nmとTSMCの5nmを使う
HPC向けGPU「Ponte Vecchio」

 Ponte Vecchioの詳細は連載569回で説明したが、インテルの7nmプロセスを前提に作られたお化けチップである。

 このインテルの7nmというのは、ジオメトリー的に言えばTSMCの5nmに相当しており、一方TSMCの6nm(N6)というのは連載553回で説明したが、N7と互換性を持ちつつ、一部をEUV化したプロセスである。これはインテルで言えば、10nmプロセスに近い(10+nmというより10++nmあたりだろうか)。

 したがって、仮にPonte Vecchioを6nmで作った場合、下の画像のサイズではチップが収まらないと考えられる。

 すでにTSMCは2019年後半からN5のRisk Production(リスクありの先行生産)を開始しており、今年6月16日に行なわれた2020年第2四半期のEarnings Call(投資家向けの収支報告)でCEOのC.C. Wei氏は以下のように述べている。

 「N5はすでに量産を開始しており、歩留まりも非常に良く、またEUV装置のパフォーマンスと生産性も良好である。我々は今年後半にN5の売上が強力に伸びていくだろうと考えている。COVID-19の影響で、N5の立ち上げは若干遅れたが、今年のウェハー全体の売上のなかでN5は8%程を占めると考えている」

 仮にインテルがN5を使ってPonte Vecchioを製造するとすれば、Koduri氏が初期のエンジニアリングサンプルを手にして評価していても不思議ではない。もちろんN5の最初の顧客はAppleであり、インテルがPonte Vecchioの本格量産を始めるのは2021年に入ってからかもしれないが、Auroraの納入にはなんとか間に合いそうである。

 ではN6の18万枚のウェハーでなにを作るか? であるが、おそらくは10nm世代のCPUになると思われる。その10nm世代の話を次にしたい。

10nmはTiger LakeとIce Lake-SPを年内に投入
来年はAlder LakeとSapphire Rapidsを投入

 再びBob Swan CEOの言明に戻ると、現在のIce Lakeに続き、まずクライアント向けにTiger Lakeが投入され、次いで年末にはIce LakeベースのXeon Scalable(つまりIce Lake-SP)が投入される。そして2021年後半には、クライアント向けにAlder Lake、サーバー向けにSapphire Rapidsがそれぞれ投入される予定だと説明している。

 まずTiger Lakeであるが、GPUは連載569回の冒頭で紹介した通り第1世代のXeを搭載しており、一方CPUは連載511回に出てきたWillow Coveがベースになっていると思われる。

2018 Architecture DayにおけるCPUコアのロードマップ。Tiger LakeはWillow Coveがベースになっている

 このWillow Coveは大きくは性能の改善はない(それは次のGolden Coveで行なわれる)模様だが、こちらはインテルの10nm++がターゲットと思われる。

 インテルの10nm++も、なにしろ元の10nm+が、少し動作周波数を引き上げると急に消費電力が増えてしまうものだから、あまり大きく性能を引き上げるのは無理で、やはりモバイル向けのみということになる。

 このTiger Lakeと対になる形で投入されるデスクトップ向けは、現在のComet Lakeのリフレッシュ版である(つまり14nm++を使う)Rocket Lakeとなる模様だ。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン