このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情 第569回

性能が70%向上するCooper Lakeと200Topsの性能を持つPonte Vecchio インテル CPUロードマップ 

2020年06月29日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

毎秒200TBの処理性能を持つ
XeとPonte Vecchio

 さてそのおじさんことRaja Koduri氏の話題。まず6月18日、Ryan Shrout氏(Chief Performance Strategist:前職はPC Perspective誌の編集)が、Xeを搭載したTiger Lakeのプロトタイプ上で、1080P/High Quality設定のBattlefield Vを動かしたデモの様子をTwitterに投稿した。

 この動画、全画面表示にするとわかるが、FLAPSを併用しており(ということはDX11動作ということになる)、おおむね30fps以上を実現できていることが示された。

 これがどの程度か、というのは評価が難しいが、かつて筆者がCore i9-9900K+GeForce GTX 1060で同じ条件(ただしDX12)でプレイした時がおおむね60fps強だったので、GeForce GTX 1060の半分程度のパフォーマンスが期待できる可能性がある。

 もっともこれも、Ryzen 7 4800HSならさらに高速といった動画がカウンターで上がっていたりする(例えばこれ:https://www.youtube.com/watch?v=JuzDJMiSn_o)ので、正直製品が出てこないと評価は難しいのだが、少なくともIce Lake世代より格段に性能が上がったことは間違いなさそうである。

 さて、連載511回でも書いた通り、7nm世代の最初の製品はXeベースのGPGPUになるという話が出ていた。このXeベースのGPUのコード名がPonte Vecchioと呼ばれているが、詳細は昨年11月に開催されたHPC Developer Conferenceである程度公開されている。

 ここで公開された資料を全部紹介してるとあふれるので要点だけ述べると、XeそのものはSIMT+SIMDの構成で、しかもダイナミックに演算ユニットを変化させられるらしい。

Xeの構成。各々の数が実際の製品と一致している保証はないので注意

 そして、このXeのCompute Unit×4にRAMBO CACHEと呼ばれるキャッシュ+メモリーコントローラーを搭載したチップを組み合わせて、1つのパッケージになるとされている。

HBM2×4構成になるそうだ。HPC向けだからこれは当然である

 ということでそのKoduri氏、6月25日に複数のメンションを投稿している。まずはこれ。Folsom(インテル本社そば)にあるXeのラボで、おそらくは実働テストの様子が示されている。

 1枚目の手前、赤いタグには“DG1x GPU A0 QU6T”とあり、そのわきには“DG1x GPU B0 QV2”とあるあたり、これはDG1ではなく、その後継製品(つまり7nmプロセスでの製品)と思われる。また2枚目は明らかに1枚目とは異なるチップで、パッケージからすると次のPonte Vecchioのテスト中に思える。

 次のメンションがこちら。比較用の単三バッテリーからすると、左上のものが短辺48mmほど、長辺は70mmほどだろうか? 右上は48mm角、右下が70mm角程度に見える。先ほどの2枚目でヒートシンクの下にあったのは、右上の一番小さい奴に思える。

 さてこれがなにか? だが、右上はXeの構成、右下がXe Compute×4(XMMFは別)の構成、左はXe Compute×2の構成に思える。

 ここまでは良い。問題は次のメンションで、これは4つのXe Computeが収まったパッケージだが、これ1つで「おおむね1Pops」の処理性能を持つ、としていることだ。

 “(almost:)”と書いてるあたり、実際には800Topsくらいな気がするが、だとすると1つのXe Computeで200Topsほどの処理性能ということになる。

 サポートされる最小のデータ型はINT8なので、つまり毎秒200TBの処理性能を持つ、という計算になるのだが、どうやってこれを実現しているのか想像がつかない。なんというか、より謎が増えた感はある。

 加えて言うと、もしこのチップ1つで本当に800Topsが実現できるなら(そしてBFLOAT16の演算性能がINT8の半分程度と仮定したら)、Auroraはこのチップ2500個で完成することになる。いくらなんでも、少なすぎないだろうか? それもあって筆者は「実はtera opsの間違いでは?」と疑っている。このあたり、続報が入り次第またお届けしたい。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン