このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情 第574回

さらに遅れるインテルの7nm、遅れを挽回する秘策とは? インテル CPUロードマップ 

2020年08月03日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

Alder LakeはWillow Coveベースの
高速動作対応改良版

 ではTSMCのN6を使うのはどれか? 筆者も確信があるわけではないが、 次期Xeonスケーラブル・ファミリーのSapphire Rapidsではないかと考える。逆説的になるが、Alder Lakeはおそらくインテルの10nm++を使い、しかも10nm++に最適化したコアになっているだろう。

 なにを言っているかと言えば、かつて14nmプロセスが登場した時、これに素直に対応したBroadwellでは動作周波数がさっぱり上がらなかった。これがちゃんと上がったのはSkylakeが出てからであるが、これはプロセスを改良したのではなく、パイプライン段数を増やすなどして14nmでも動作周波数を引き上げられるようにコアの側で配慮した製品である。

 この結果としてBroadwellに比べてグンと消費電力が増えている。同じことがAlder Lakeでも起きているように思える。つまりAlder LakeはGolden Coveベースではなく、Willow Coveベースの高速動作対応改良版ではないかと筆者は考えている。

 傍証はいくつかある。6月末の時点でark.intel.comでAlder lakeを検索すると、下の画像が出てくる。この時点でAlder Lakeが1700padになることが明らかにされたわけだ。

ark.intel.comでAlder lakeを検索した画面。すべてのコンテンツがアクセス不能であった。ちなみに一時期は検索してもなにも出てこなかったのだが、今(7月30日)アクセスすると、またこの画面が表示されるようになっている(いつまで続くかわからないが)

 現在のLGA 1200から500padも増やす理由はなにか? もちろんコネクティビティー周りの充実などもあるのだろうが、一番考えやすいのはさらに消費電力が増えることだ。

 以下の話は確証がないのだが、Alder LakeではTDPが150Wに達するらしい(125W版もあるらしいが)。TDP(=PL1)が150Wということは、PL2は300Wあたりに設定されていても不思議ではない。1Vなら300Aである。それはVccとGNDのPadを増やさないといけないだろう。

 逆になぜここまで消費電力が増えるかと言えば、上に書いた通り現在の10nm+/10nm++で上まで動作周波数が伸びるようにコアの構造を作り替えた結果として、消費電力が増えたのだろう。そして、コンシューマー向けの場合はこれが許される。

Sapphire RapidsがTSMCのN6を採用するなら
コアはWillow Coveになる

 一方Sapphire Rapidsであるが、こちらはXeon向けである。コアとしてはこちらもWillow Coveになるはずだ。Golden Coveはそもそもインテルの7nmを前提にした設計なので、TSMCのN6ではやや厳しいからだ。

 ただAlder Lakeと異なり、こちらは高速動作対応に拡張していないと思う。なぜかといえば、Xeonは真剣に性能/消費電力比を改善することが求められているからだ。

 インテルの稼ぎ頭がDCG(Data Center Group)であることはご存じの通りで、この第2四半期でも素晴らしい成績を残しているが、その足元で次第にXeonのシェアが減りつつある。

データセンターグループの業績。売上だけでなく営業利益も大幅増なのは、やはりCOVID-19の影響でテレワークの環境を慌てて整える必要があったことが大きいと思われる

 言うまでもなくEPYCプロセッサーがXeonのシェアを喰っているからであるが、単に性能だけでなく省電力性が大きな武器になっており、ここをなんとかしないとXeon→EPYCへのシフトがさらに進むことになりかねない。

 もう理由を1つ挙げておくと、Sapphire RapidsはAuroraへの搭載も予定されているが、Auroraは単に1EFlopsを実現するだけでなく、消費電力にも厳しいはずだ。以前、1Exaflopsのマシンを20MWの消費電力で構築するDOE Exascale Initiativeの話を連載435回で解説した。

 20MWはやはり厳しいので30MWくらいに緩和されたが、Auroraもこれを下敷きにしているはずで、公表はされていないもののシステム全体の消費電力が契約で規定されていると思われる。

 現状で言えば、TOP500のトップである富岳の消費電力が14.67TFlops/Wなので、このまま1Exaflopsにスケールさせると消費電力は68MWほどになる。

 Green500の方のトップは日本のPreferred NetworksのMN-3であるが、こちらは1621.1TFlops/76.8KWなので、このままスケールできれば4.7MWほどで1Exaflopsが実現できる計算になるが、そこまでスケールできないのが問題であって、Auroraでは別の方法を考えねばならない。

 一番肝心のGPUは前述のようにTSMCのN5を使うとして、CPUもやはり相応に消費電力を落とさないと難しいだろうというのは容易に想像がつく。こうした用途では、無理にパイプラインを増やさなくても素直に上まで動作周波数が伸びる(=そこそこの性能を狙うと消費電力がグンと下がる)N6は、こうした要件にうまくマッチすると思われる。

 実のところ18万枚というN6のウェハーはAMDより少ないわけで、インテルがクライアント向けに出しているCPUをカバーするにはあまりに少ない。これはXeonと、あとは一部Core-X向けの製造に使われる程度で終わってしまうだろう。

 とりあえず今回の決断は、インテルの7nmが実用になるまでのつなぎとして、TSMCのN6(およびおそらくN5)を使うという話であって、長期的には自社の7nmプロセスを使って製造することそのものはまだあきらめていない。これをあきらめたら、Fab 42への投資が丸々無駄になってしまう。

 そうでなくても現状インテルは10nmのライン(D1B/D1C/D1D/D1X/Fab28/Fab42)がかなり遊んでいる状況になっており、これまでのシャレにならない投資が全然回収できていない。

 もちろん今は14nmプロセスがフル回転してくれているお陰でそうした部分は見えてこないが、その14nmが敬遠される事態になった時にいきなり苦境に陥ることになる。それを防ぐためにも、なんとしても7nmを早期に立ち上げたいところだろうが、はたしてどうなるか注視していく必要がある。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン