Zen 4は5nmプロセスと明言
次いでCTOのMark Papermaster氏より、テクノロジー・ロードマップの開示があった。まずは2019年の振り返っての話なので割愛するとして、CPUロードマップがこちら。

CPUロードマップ。ちなみに2018年4月、(Corporate Fellowの)Michael T Clark氏がZen 5の設計をスタートしていることを明らかにしている。こちらは2023年の投入というあたりだろうか?
ここで「あれ?」と思われた方も多いと思う。以前のロードマップ(例えばこれ)と比較すると、2つの違いがある。
- Zen 3が7nm+から7nmになった
- Zen 4が5nmと明確に示された
まずZen 3について。最後の最後の質疑応答でこの件についてPapermaster氏が説明したのは、「当初と異なりTSMCが7nmで複数のオプション(N7/N7P/N7+/N6)を提供するようになったため、わかりにくいので7nmとまとめた」という話であって、Zen 2と同じプロセスを使うという意味ではない。詳細は下表のとおりで、広義にはこの4つのすべてが7nmプロセスに該当する。
TSMCが製造する7nmのオプション | ||||||
---|---|---|---|---|---|---|
N7 | Zen 2やNAVIの製造に使われている、TSMCの最初の7nmプロセス。ArF液浸+マルチパターニング | |||||
N7P | N7の後追いで追加された、N7の若干の改良型。N7とはプロセス互換性があり、N7の設計がそのまま移行可能。AppleのA13やQualcomm Snapdragon 865、MediaTekのDimensity 1000Lなどで採用された。やはりArF液浸+マルチパターニング | |||||
N7+ | N7の製造プロセスの一部をEUV露光に切り替えたもの(全部ではない)。N7と設計の互換性がないので、N7からそのままの移行はできない。HiSiliconのKirin 990 5Gで採用されている。 | |||||
N6 | N7の一部をEUV化したという意味ではN7+に近いが、N7+との最大の違いはN7と設計の互換性があること。N7あるいはN7Pを利用していたデザインはそのままN6に移行可能とされる。発表は昨年4月16日であり、TSMCによれば今年第1四半期からリスク・プロダクション(リスクを背負っての先行生産)を開始予定である |
この状況をかんがみて、AMDでは「7nmプロセスを使う」という表現に改めたのだそうで、N7をそのまま使い続けるという意味ではないとのこと。
もっと言えば、そもそも従来までのロードマップでも、“7nm+”というのは「より進化した7nmプロセス」という意味であって、TSMCのN7+を使うという意味ではないとしている。
そのうえで、Zen 3や(この後出てくる)Navi 2Xに関して言えば、「ベースライン(つまりZen 2で利用されたTSMCのN7)を改良し、より性能の高いプロセスを使う」としている。逆に言えばN7Pを使うのかN7+を使うのかは、現時点では明確にはされていない。
ちなみにTSMCによれば、N6はN7+と比較して18%ロジック密度を上げられるとしており、その意味ではN7→N7P→N6、あるいはN7→N6というパスが王道ではあるのだが、N7+は2018年からリスク・プロダクションをスタートしており、昨年量産をスタート、すでに製品出荷も始まっているという意味では確実さがある。
設計時期から考えると、すでにZen 3は物理設計が終わってプレ・プロダクションにかかっていないといけないので、筆者はこれまでも書いてきたようにZen 3はN7+を利用しての製造になると考えている。
そしてZen 4であるが、2022年までに投入で、しかも5nmプロセスでの製造と明確化されたのが一応の相違点である。5nmの利用は既定路線であるが、この調子でいくとほぼ毎年新製品を投入というパイプラインがきちんと示されたことになる。
余談だが、プロセスについては下のスライドも示された。もうなにを言わんやという感じである。

この連載の記事
-
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート - この連載の一覧へ