3週連続で恐縮だが、やっとAMDがRenoirことRyzen 4000 Mobileの詳細を明らかにするとともに、「AMD、ゲーミングノートパソコン用プロセッサー『AMD Ryzen 9 4900H』発表」のとおり新製品の発表も行なった。このあたりを整理して解説したい。
連載548回で予想した
ダイサイズの答え合わせ
Renoirについては連載548回で、CESにおける発表を解説したが、4ページ目と5ページ目で、ダイサイズおよび内部ブロックの推定を試みた。
さて、今回こちらの正解が発表された。ダイサイズは156mm2で、140mm2前後という筆者の推定が激しく(1割ほど)ずれていた計算になる。
ちなみにこのダイ写真を別のスライドから取ったのがこちら。
ここからCPUとGPUの面積を推測したところ、下表のとおりとなった。
CPUとGPUの面積 | ||||||
---|---|---|---|---|---|---|
CPU | 42.3mm2 | |||||
GPU | 26.4mm2 |

CPUに関してはMatisseのダイの3次キャッシュを縮めてそのまま収めた感じだが、GPUに関してはフロント(Shader Engine+L2)は一塊にし、バックエンドを2つに分けて実装しているように見える
CPUについては連載548回でほぼ42mm2と推定しており、これが一致した格好だ。
ただGPUは連載548回で40mm2ほどと想定していたのだが、実際にはこれをはるかに下回る26.4mm2ほどになった。実際連載548回で紹介した7nm VEGAの写真と比較すると、整然さに欠けるというか、より面積の最適化を図ったようだ。ただ逆に言えば、その他の機能の実装が予想以上にエリアサイズを食っていたということになる。

この連載の記事
-
第823回
PC
Intel 18AはIntel 3と比較して性能/消費電力比が15%向上 インテル CPUロードマップ -
第822回
PC
爆発的に普及したことが逆に寿命を縮める結果になったVL-Bus 消え去ったI/F史 -
第821回
PC
IBMのMCAバスに対抗してAT互換機メーカー9社が共同で開発したEISA 消え去ったI/F史 -
第820回
PC
LEDが半導体の救世主に? チップレット同士の接続を電気信号から光信号へ ISSCC 2025詳報 -
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ - この連載の一覧へ