GPUのダイもおよそ40平方mm
インテルを圧倒できるスペック!
次はGPUだ。7nmのVegaに関しては、昨年2月に発表されたRadeon VIIがある。下の画像はこのVega20のダイ写真を抜き出したものだ。
Vega20の場合は64CUだが、Renoirは8CUなので、最大でも下の画像のピンクの部分だけがあれば済むことになる。このピンクの部分の面積は、やはり画像サイズの比率から推定すると40mm2ほど。ということで、CPU+GPU「だけ」ならば、82mm2ほどで済む計算になる。
これはなかなか悪くない数字だ。実際にはこれに加えてメモリーコントローラーやPCI Express、さらにSATAやらなにやらのChipset Functionを搭載する必要がある。 Ryzen 3000シリーズで使われていたI/Oチップレットのダイサイズは125mm2と発表されているが、これはGlobalFoundriesの12LPを使ったものなので、7nmに持ってくればラフに言って半分に減るだろう。
メモリーコントローラーの分は新規に足す必要があるが、外部接続用のInfinity FabricのI/Fは逆に要らなくなるので、多分それで相殺というあたりで、このChipset Functionの分が60mm2程度と想定すると、合計で142mm2。先に推定した140mm2程度、というReniorのダイサイズとかなり近い数字になる。
この140mm2という数字は、以前こちら(https://ascii.jp/elem/000/001/873/1873186/4/)で紹介したIce Lakeの131mm2という数字にかなり近い。
先代のRaven Ridge/Piccasoが210mm2ほどで、これはインテルの同じ4コア+GPUというKaby Lake(126mm2)はもとより、8コア+GPUのCoffee Lake Refresh(178mm2)と比較してもかなり大きい。
ダイサイズが大きい=原価が高いであり、AMDの営業利益が低い要因の1つであったのだが、ここに来てほぼ同じダイサイズに抑えられたことで、インテル並みの利益率を期待できるようになった。しかも8コアである。なかなか強烈というか、インテルを圧倒できるスペックに仕上がったことがおわかりいただけよう。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 -
第874回
PC
AIの未来は「電力」で決まる? 巨大GPUを支える裏面給電とパッケージ革命 -
第873回
PC
「銅配線はまだ重要か? 答えはYesだ」 NVIDIA CEOジェンスンが語った2028年ロードマップとNVLink 8の衝撃 -
第872回
PC
NVIDIAのRubin UltraとKyber Rackの深層 プロトタイプから露見した設計刷新とNVLinkの物理的限界 - この連載の一覧へ



