7nmの最初の製品は、XeベースのGPGPU
なお、その7nmの最初の製品は、XeベースのGPGPUであることも今回明らかにされている。このターゲットは言うまでもなく、連載505回で説明したAuroraであろう。
Xeそのものは、連載505回で説明したように2020年に最初の製品がリリースされるはずなので、これは当然10nmでの製造になると思われるが、Auroraには7nmのものが投入されるわけだ。
ところで3ページ目の最後の画像では、最初の14nmと14++の性能差が20%になっていたが、もし縦軸が本当にリニアだとすれば、グラフの高さから推定すると以下の数字になる。
| プロセスによる性能改善率 | ||||||
|---|---|---|---|---|---|---|
| プロセス | 性能改善率(14nm比) | |||||
| 10nm | 33% | |||||
| 10nm+ | 46% | |||||
| 10nm++ | 55% | |||||
| 7nm | 71% | |||||
| 7nm+ | 85% | |||||
| 7nm++ | 101% | |||||
2023年の7nm++では、2014年の14nmの2倍の性能というのは極端に大きな数字とは言えないまでも、やや過大な気がする。
いや、トランジスタの性能だけ見ればこのくらいいくのは無茶ではないと思うが、配線の方が確実に足を引っ張りそうである。そのあたりを勘案すると、1ページ目と2ページ目の画像にある縦軸はリニアではなく、おそらくは適当なのではないかと思う。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 - この連載の一覧へ











