9月3日のIvyBridge-Eこと「Core i7-4960X」に加え、11日(米国時間)にはXeon向けのIvyBridge-EPが公式に発表になった。そこで今回はIvyBridge-EPについて解説したい。
3種類ものダイが存在する
IvyBridge-EP
今回発表された製品は4コアから12コアまでラインナップが広く展開されている。ラインナップ詳細はこちらを見ていただくのが早いが、さすがにこれだけあると、ダイの種類もSandyBridge-Eのように1種類だけだとやや効率が悪い。そこでIvyBridge-EPではコアの種類を3つ用意した。
やはり12コアともなると、6コア/12コアと同じリングバス構成ではややレイテンシーが長くなると判断されたのだろう。ここでわかりにくいのが12コアにおけるLLC(3次キャッシュ)の構成であるが、下図のようになっているそうだ。
中央の4つのコアは、それぞれ左右に振り分ける形でLLCを搭載している。「Core i7-4960X」を初めとするIvyBridge-Eコア製品は、この6コアのものをそのまま流用する。
SandyBridge-EPとの違いは
DDR3-1866対応かどうか
プラットフォームそのものは、既存のLGA 2011がそのまま利用される。基本的にはマザーボードのBIOSアップデートだけを行なえばそのまま利用できることになっており、実際IvyBridge-Eベースの「Core i7-4960X」では、既存のX79マザーボードのBIOS アップデートだけでOKとなっている。
もともとSandyBridge→IvyBridgeそのものがインフラをそのまま使えており、これがSandyBridge-EP→IvyBridge-EPでも継承されたということだ。
唯一の違いは、従来のSandyBridge-EPでは公式にはDDR3-1600までの対応だったのが、IvyBridge-EPではDDR3-1866に対応したことだろう。メモリーチャネルあたり3DIMMまでというのは最大値であり、DDR3-1866では1枚か2枚に制限されることになるだろう。
CPUコアそのものはデスクトップ向けのIvyBridgeとまったく同じであり、いくつかの命令拡張などはあるものの、基本的には従来のSandyBridge-Eと変わらない。したがって相違点としては、22nmプロセスによる省電力化と、これによる動作周波数の向上、あとはUncore部分の変更ということになる。
まずそのUncore部の1つ目が下の画像だ。12コア製品で3列構成となったほか、DDR3-1866のサポート、それにキャッシュのスヌーピング(キャッシュ間の一貫性を保つ仕組み)の改善が挙げられる。
このキャッシュのスヌーピング、従来1bitは「変更された/されない」のみで管理していたのを、2bitに拡張してより柔軟な管理ができるようにした。
またPCI Expressに関しても、PCI Express経由での接続帯域を増やしたり、Xeon Phiを接続する際に帯域拡張/レイテンシー削減を実現した。
この帯域拡張/レイテンシ削減はどうやって実現したかというと、動作速度の向上である。PCI Express Gen3の場合、信号速度は8GT/秒となっているが、IvyBridge-EPにXeon Phiを接続する構成に限って、信号速度をこれより高める(どのくらい高めるのかは説明がなかった)ことで性能を改善するというものだ。インテルによれば、これによって今年6月のTOP500で1位の成績を実現できた(関連記事)としている。
メモリーコントローラー周りでは、DDR3-1866のサポートによって性能と、レイテンシーの両面で改善があったとするほか、レイテンシーに関してはいくつかの改善策が取られていることも示された。

この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ