今回のチップセット黒歴史は、IntelのG965、正確にはG965に内蔵された「Intel GMA X3000」というGPUコアである。が、いきなり核心の説明を始めてもわかりにくいので、まずはここに至る歴史を説明しよう。

Intel G965
PCI Expressの実装に苦しむ
Intel G900シリーズ
「Intel G965」は、Pentium 4~Core 2にかけて利用されてきたP4バス向けチップセットの1つである。このあたりは連載30回で触れている。このIntel 900世代、つまりIntel 915~Intel 975の世代は、P4バスをサポートし、メインメモリーとしてDDR2を利用することになっている。
Intel 900世代最初の製品は、2004年6月に登場したIntel 915/925シリーズで、以下のインターフェース周りの大改革が行なわれた。
- DDR2メモリーのサポート
- AGPを廃止し、PCI ExpressをグラフィックI/Fとして採用
- HubLinkを廃止し、チップセット間接続にDMIを採用
実のところ、この世代で一番問題だったのは、PCI Expressの実装である。当時はやっとCPUが90nmプロセスに移行を始めたばかりで、Celeronなどの下位グレードは引き続き130nmを利用していた。インテルは明言していないが、チップセットはおそらく180nmのプロセスを利用して製造していたと思われる。
180nmプロセスでPCI Expressを実装するのは結構なダイサイズを食ううえに、消費電力も馬鹿にならない。性能改善の観点からはAGPやHubLinkではすでに要求帯域を満たせなくなっていたからPCI Expressへの移行は必然だった。Intel 915/925シリーズは特に(G)MCH側のダイサイズが大きかったようだ。
またICH側(ICH6)も、SATA/1.5Gbpsポート4つを搭載するほか、DMIのためにPCI ExpressのEndpoint機能を実装する必要があり、こちらもかなりダイサイズが肥大化したと思われる。
このあたりは、消費電力を比較することで間接的ではあるが推察が可能だ。DDR-SDRAMとAGPの「Intel 865PE」のTDPは11.3Wであり、対してDDR/DDR2-SDRAMとPCI Expressの「Intel 915P」のTDPは16.3Wになる。差が5Wというのはチップセットとしては馬鹿にならない。比率としては50%増加したことになるので、これはPCI Expressの実装がかなり苦しかったことを忍ばせる。
こうした結果、なにが犠牲になったかといえば、TDP以外にグラフィック性能が挙げられる。正確には、グラフィック統合型チップセットにおけるグラフィック性能だ。
GPUを内蔵しないMCHであってもPCI Expressを搭載することでダイサイズが肥大化している。したがってグラフィックを統合すると、さらにダイサイズは増えることになる。
ところが、グラフィック統合型チップセットはこの当時、どちらかというとメインストリーム~バリュー向けという位置付けだったため、そうそう価格は上げられない。実際Intel 865世代のチップセット価格は以下のようだった(関連リンク)。
チップセット | 価格 |
---|---|
Intel 865E | 33ドル |
Intel 865PE | 36ドル |
Intel 865G | 41ドル |
※:Intel 865Gの価格は、RAID機能なしのICH5との組み合わせの場合。
そしてIntel 915世代では以下のようになっている(関連リンク)。
チップセット | 価格 |
---|---|
Intel 915P | 37ドル |
Intel 915G | 41ドル |
グラフィックを統合しない915Pが865PEと比較して1ドル上がっているのは、やはり原価が上がっている(≒ダイサイズが大きくなっている)と考えられる。それにも関わらず915Gの価格が865Gと変わらないのは、41ドルというのがマザーボードベンダーに受け入れられるぎりぎりの価格であることを示唆している。
ところが確実にダイサイズは増えているわけで、もちろん利幅を下げたのだろうとは思うが、それよりもダイサイズの肥大化をぎりぎりまで抑えなければならない。すると犠牲になる対象はグラフィックコアということになる。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ