ロードマップでわかる！当世プロセッサー事情 第173回

タブレット向けの次世代Atom「Clover Trail」の特徴とは

インテルが公開した「Atom Z2760」のパッケージ写真……だが、どう見てもただのCG

　順序から言えば今週は「Atom」のパイプライン構造の解説なのだが、編集氏よりリクエストがあったので、先日発表された「Clover Trail」こと「Atom Z2760」について解説する。幸いというか、Z2760の内部コアはAtomそのものなので、今回はコアのパイプラインそのものではなく、製品全体としてのアーキテクチャーを説明したい。

SoCを作るのにプロセス技術の問題が立ちはだかる？

　Atom Z2760は、同社としては3番目(？)の製品となるAtomベースSoC(System On Chip)である。ハテナマークが付いているのは、後述する「Medfield」こと「Atom Z2460」の状況が怪しいから。これを加味すると4番目となる。

　ところでここで言うSoCは、「CPUのみならず周辺回路まですべてひとつのダイの上に集約したチップ」という意味である。「Haswell」世代の第4世代Core iシリーズでも、やはりワンパッケージの製品が投入される予定だが、こちらは「CPU＋GPU＋MCH」相当のダイと「PCH」(いわゆるチップセット)相当のダイが、ひとつのパッケージにMCM(Multi Chip Module)方式で搭載される「SiP」(Silicon in Package)である。厳密な意味ではSoCとは異なるものだ。

　ちなみにAtomベースの最初のSoCは、2009年にデジタルテレビ向けとして発表された「Atom CE 4100」である。2番目の製品は、2010年に組み込み向けとして発表された「Atom Z600」。3番目が今回のAtom Z2760となる。Atom以外や非x86まで広げるなら、インテルにも数多くの製品が存在した。つまり今までインテルがSoCを手がけたことがないわけではないし、スキルがなかったわけでもない。

　それにもかかわらずx86ベースでのSoCが少ないのは、インテルがx86コアを常に最新プロセスで製造してきたことが関係してくる。一般にSoCを作る場合、以下の技術がすべてが必要になる。

• ①プロセッサーコアやGPUコア、さらに内部キャッシュに利用されるSRAMなどの高速ロジック回路
• ②メモリーインターフェースなどの高速インターフェース
• ③さまざまな周辺回路のような、低速ロジック回路と低速アナログ回路
• ④センサーインターフェースやタッチパネルインターフェースなどの低速インターフェース

　大雑把に言えば、①および②と、③および④では、プロセスに要求される要素が大きく変わってくる。これまでインテルは、①と②を最新プロセスで製造しつつ、③と④はやや古いプロセスで製造していた。前者がCPU、後者がチップセットの扱いである。

　さすがに製造プロセスが異なると、ダイを物理的に一緒にはできない。2011年に同社がタブレット向けにリリースした「Oak Trail」こと「Atom Z670」は、「SM35 Express」チップセットとの組み合わせという2チップ構成だった。Atom Z670は45nmプロセスだが、SM35 Expressは65nmプロセスで製造されていた。つまりSM35 Expressに求められる周辺回路やインターフェースを製造するには、当時のインテルの45nmプロセスでは十分でなかった、ということである。