ロードマップでわかる！当世プロセッサー事情 第884回

Samsungが次世代CFETの試作に成功！ IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ

　2026 VLSIシンポジウム解説の3回目は、Samsungの"First demonstration of 3D Stacked FETs at Gate Pitch of 42 nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications"についてだ。Samsung FoundryによるCFET構築に関する発表である。

SF2の苦戦から復活へ
Samsungが次世代「CFET」に賭ける背景とロードマップ

　SamsungはGAAの実装には一番乗りを果たしている。もっとも難産だったSF3は、残念ながら歩留まりが改善せず、ほとんど顧客を獲得できなかった。そしてその後継であるSF2(2nm)についても、やはり歩留まりが低いままであった。

GAAは2025年のIEDMで論じられており、連載857回で紹介している

　そこでSamsung Foundryは2025年初頭にSF2の次にあたるSF1.4の開発を一度凍結。SF1.4の開発にあたっていた開発メンバーをすべてSF2の歩留まり改善に充てたらしい。その甲斐あって、SF2の改良版にあたるSF2Pは70%を超える歩留まりが確保され、十分大量出荷に耐える状況になったそうだ(SF2ではなくSF2Pで、というあたりが謎ではあるのだが)。これで遅ればせながらTSMCのN2追撃態勢が整い、Teslaからの大量受注獲得に成功しており、2030年度のFoundry事業の黒字化が見えてきたらしい。

　SF2Pに一定の目途が立ったことで、2026年6月に凍結していたSF1.4の開発が再開されたらしい。ただ1年半のブランクを埋めるのは難しく、現状SF1.4の量産開始は2029年、改良型のSF1.4+の量産時期は2030年と伝えられている。Intel 14AやTSMCのA16と比べると1年ほどの遅れを背負うことになる。

　さて今回はその次の世代の話である。次がCFET(Samsung用語では3DSFET)になるのは既定路線であり、連載882回ではIBMのCMOS 7Aを紹介したが、発表時期はVLSIシンポジウムの方が若干早い。

　CFET(3DSFET)にする最大の理由は微細化しやすい、というその一点に尽きる。下の画像はNanosheetベースのFETとCFETの寸法を比較したもので、高さこそ倍にはならないものの大幅に増える一方、幅(というか奥行きというか)は半分とは言わないものの大幅に削減できることになる。

FETとCFETの寸法比較。側面図(右端と左端)と上面図(左右中央)が90度回転しているのがわかりにくい気がする

　少なくとも現状高さ方向には十分に余地があり、一方で底面積の方はもうかなり厳しくなっているため、3D方向に展開するというのはNANDフラッシュを例にとるまでもなく合理的ではある。すでに2024年・2025年とSamsungは3DSFETを試作しており、今回は3回目になる。

3DSFETの試作。今年はあくまでもトランジスタだけで、インバーターやSRAMの構築は来年送りかもしれない

　2024年に最初の3DSFETを発表、2025年はこれを利用してインバーターとSRAMを試作している。

2024年に3DSFETを発表。ゲートピッチは48nm

2025年の発表。SRAMのバタフライ曲線(SRAM動作の安定性を示すもの)をプロットしたもので、0.3～1Vまでで動作、SNMR(静的ノイズマージン)は180mVと結構大きい